对比文件名称：2007-07-10_发明授权_US07242253B2 Low noise amplifier
目标专利名称：164用于放大器的装置和方法CN107258054B
本次调用模型名称：DeepSeek
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| A：包括：PMOS晶体管，被配置为放大输入信号并且生成所述放大器的输出信号 《未公开》 | 对比文件图3、4及说明书[0019]、[0024]段描述了放大器包括晶体管T1和T2（双极晶体管）。例如，[0019]段：“The amplifier has an operative frequency ω and comprises a cascode device formed by at least a first transistor T1 and a second transistor T2...Preferably the transistors T1 and T2 are bipolar transistors”。 | 目标专利权利要求要求保护的是包括PMOS晶体管的放大器。对比文件公开的放大器使用的是双极晶体管（Bipolar transistor），例如T1和T2。PMOS晶体管是CMOS技术中的一种特定类型的场效应晶体管（FET），其结构、工作原理和偏置方式与双极晶体管有本质区别。本领域技术人员无法从对比文件中公开的双极晶体管毫无疑义地得出或合理推断出使用PMOS晶体管的技术方案。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| B：退化电感器，被配置为减小所述放大器的增益 《直接公开》 | 对比文件说明书[0019]段：“The emitter of the transistor T1 is connected to ground by means of an inductance Le1.” | 在目标专利中，退化电感器（如310、311）用于减小放大器的增益（参见说明书[0023]段）。在对比文件中，电感Le1连接在晶体管T1的发射极和地之间，构成一个发射极退化电感器（emitter degeneration inductor）。在本领域公知，发射极（或源极）退化电感器的主要作用之一就是引入负反馈，从而稳定和降低放大器的增益，同时改善线性度。对比文件全文都在讨论如何提高放大器的线性度（如[0002]，[0011]段），而Le1是实现该目的的关键元件之一。因此，本领域技术人员能够毫无疑义地从对比文件得出，电感Le1被配置为起到减小放大器增益的作用。该技术特征被直接公开。 |
| C：第一保护二极管，被配置为限制所述放大器的输入端子与供电电压之间的电压差 《未公开》 | 对比文件说明书[0024]段描述了二极管D1和D2：“a series of two diodes D1 and D2 having respective cathode and anode in common and in which the anode of the diode D1 is connected with the base terminal of the transistor T2 and the cathode of the diode D2 is grounded”。 | 目标专利中的“第一保护二极管”（如320）是专门用于静电放电（ESD）保护的器件，其被配置为在ESD事件发生时，限制输入端子和供电电压（VDD）之间的电压差，从而保护晶体管的栅/源结（参见说明书[0028]段）。对比文件中的二极管D1和D2串联连接在晶体管T2的基极和地之间，根据其上下文（位于“第二电路装置B2”中，与偏置电阻Rpol、电容Cb和电阻Rb相关联），其作用是提供温度补偿和稳定的偏置电压（bias），而非用于ESD保护以限制输入与供电电压之间的电压差。两者所起的作用完全不同。因此，该技术特征未被公开。 |
| D：一个或多个主保护二极管，被配置为在地面与所述供电电压之间的电压差超过第一阈值电压时限制地面与所述供电电压之间的所述电压差 《未公开》 | 未找到相关描述。 | 目标专利中的“主保护二极管”（如302, 303）构成主保护电路301，其核心功能是在ESD事件（如CDM事件）发生时，为高电压提供从输入到地或从地到输入的放电路径，从而限制地面与供电电压之间的电压差（参见说明书[0025]-[0027]段）。对比文件全文未提及任何用于ESD保护的“主保护二极管”，也未描述任何电路被配置为在地面与供电电压之间的电压差超过阈值时限制该电压差。因此，该技术特征未被公开。 |
| E：以及钳位电路，被配置为在所述供电电压与地面之间的电压差超过第二阈值电压时限制所述供电电压与地面之间的所述电压差 《未公开》 | 未找到相关描述。 | 目标专利中的“钳位电路”（如供电钳位器305）是一个专门的ESD保护电路，当供电电压VDD和地之间的电压差超过阈值时，它会导通以钳位该电压，防止损坏内部电路（参见说明书[0027]段）。对比文件中完全没有提及或披露任何具有此功能的电路。因此，该技术特征未被公开。 |
| F：其中所述第一保护二极管进一步被配置为限制所述PMOS晶体管的栅极端子与源极端子之间的电压差 《未公开》 | 未找到相关描述。 | 该技术特征限定了“第一保护二极管”的进一步配置功能，即限制PMOS晶体管栅极与源极之间的电压差以保护栅/源结。该功能依赖于特征C中定义的“第一保护二极管”的存在。由于特征C（第一保护二极管及其基本配置）未被对比文件公开，因此这一进一步限定的功能也未被公开。此外，对比文件中不存在PMOS晶体管，也没有任何二极管被描述为用于限制双极晶体管基极-发射极（相当于栅-源）电压以进行ESD保护。 |
| G：其中所述第一保护二极管耦合在所述PMOS晶体管的源极端子与所述PMOS晶体管的栅极端子之间 《未公开》 | 未找到相关描述。 | 该技术特征限定了“第一保护二极管”的具体连接关系。该连接关系依赖于特征C中定义的“第一保护二极管”的存在。由于特征C（第一保护二极管）未被对比文件公开，且对比文件中不存在PMOS晶体管，因此这一具体的连接关系也未被公开。对比文件中的二极管D1和D2串联连接在双极晶体管T2的基极和地之间，这与“PMOS晶体管源极与栅极之间”的连接方式完全不同。 |
| H：其中所述第一保护二极管进一步被配置为保护所述PMOS晶体管的栅/源结 《未公开》 | 未找到相关描述。 | 该技术特征阐述了“第一保护二极管”所要保护的具体对象——PMOS晶体管的栅/源结。这同样是特征C中“第一保护二极管”功能的进一步说明。由于特征C未被公开，且对比文件中没有PMOS晶体管，也没有任何关于保护双极晶体管结（如基极-发射结）免受ESD损坏的描述，因此该技术特征未被公开。 |
| I：进一步包括：电阻器，与所述第一保护二极管串联耦合 《未公开》 | 对比文件说明书[0021]、[0024]段描述了电阻Rb与电容Cb串联：“the second means B2 comprise a series of a resistance Rb and of a capacitance Cb; the series is connected between the base terminal of the transistor T2 and ground”。 | 目标专利中的电阻器（如402）是与“第一保护二极管”（320）串联，共同用于ESD保护，以耗散额外电压（参见说明书[0033]段）。对比文件中的电阻Rb是与电容Cb串联，构成晶体管T2的基极偏置网络的一部分，用于设置特定频率下的阻抗以改善线性度（参见[0020]-[0021]段）。虽然对比文件公开了“电阻与某元件串联”的电路形式，但该电阻串联的对象是电容，而非保护二极管，且其所处的电路模块（偏置网络）和所起的作用（改善线性度）与目标专利中“与保护二极管串联的电阻”完全不同。本领域技术人员无法从对比文件中的Rb-Cb串联结构，合理推断出目标专利中“与第一保护二极管串联的电阻器”这一技术特征。因此，该技术特征未被公开。 |
| J：其中所述退化电感器耦合在所述PMOS晶体管的源极端子与所述供电电压之间 《未公开》 | 对比文件说明书[0019]段：“The emitter of the transistor T1 is connected to ground by means of an inductance Le1.” | 目标专利中，退化电感器（310）耦合在**PMOS晶体管（P1）的源极端子**与**供电电压（VDD）** 之间（参见图3、4）。对比文件中，退化电感器（Le1）耦合在**NPN双极晶体管（T1）的发射极**（相当于源极）与**地**之间。两者虽然都是退化电感器，但所连接的晶体管类型不同（PMOS vs. NPN），且连接的另一端电位不同（供电电压 vs. 地）。这种连接方式的差异导致了电路偏置和功能上的不同。本领域技术人员无法从“发射极接地的退化电感”毫无疑义地得出或合理推断出“源极接电源的退化电感”这一具体结构。因此，该技术特征未被公开。 |
| K：进一步包括：第二保护二极管，被配置为限制所述放大器的所述输入端子与所述放大器的输出端子之间的电压差 《未公开》 | 未找到相关描述。 | 目标专利中的“第二保护二极管”（如321-323）是辅保护电路304的一部分，专门用于限制放大器输入端子和输出端子之间的电压差，以提供额外的ESD保护（参见说明书[0029]-[0030]段）。对比文件中没有任何二极管被描述为连接在放大器的输入和输出端子之间，也没有任何电路被描述为用于限制输入与输出之间的电压差以实现ESD保护。因此，该技术特征未被公开。 |
| L：其中所述第二保护二极管进一步被配置为限制所述PMOS晶体管的栅极端子与所述PMOS晶体管的漏极端子之间的电压差 《未公开》 | 未找到相关描述。 | 该技术特征限定了“第二保护二极管”的进一步配置功能，即限制PMOS晶体管栅极与漏极之间的电压差。该功能依赖于特征K中定义的“第二保护二极管”的存在。由于特征K（第二保护二极管）未被对比文件公开，且对比文件中不存在PMOS晶体管，因此这一功能也未被公开。 |
| M：其中所述第二保护二极管耦合在所述PMOS晶体管的栅极端子与所述PMOS晶体管的漏极端子之间 《未公开》 | 未找到相关描述。 | 该技术特征限定了“第二保护二极管”的具体连接关系。该连接关系依赖于特征K中定义的“第二保护二极管”的存在。由于特征K未被公开，且对比文件中不存在PMOS晶体管，因此这一具体的连接关系也未被公开。 |
| N：进一步包括：NMOS晶体管，被配置为基于所述输入信号生成所述放大器的所述输出信号，其中所述放大器是CMOS放大器 《未公开》 | 对比文件说明书[0019]段：“Preferably the transistors T1 and T2 are bipolar transistors”。图3、4所示放大器由双极晶体管T1和T2构成。 | 目标专利明确要求保护的是“CMOS放大器”，其必须包含互补的PMOS和NMOS晶体管（参见图3、4及说明书[0021]段）。对比文件明确且唯一地公开了使用双极晶体管（Bipolar transistors）构成的共源共栅（cascode）放大器。CMOS放大器与双极晶体管放大器是两种完全不同的电路架构和技术路线。本领域技术人员无法从对比文件公开的双极晶体管放大器毫无疑义地得出或合理推断出包含NMOS晶体管的CMOS放大器。因此，该技术特征未被公开。 |
| O：进一步包括：第三保护二极管，被配置为限制所述放大器的所述输入端子与所述NMOS晶体管的源极端子之间的电压差 《未公开》 | 未找到相关描述。 | 该技术特征限定了“第三保护二极管”（如324）的存在及其功能，用于保护NMOS晶体管的栅/源结。该特征依赖于特征N中“NMOS晶体管”和“CMOS放大器”的存在。由于特征N（包含NMOS的CMOS放大器）未被对比文件公开，因此专门用于保护NMOS晶体管的“第三保护二极管”也未被公开。对比文件中没有任何二极管被描述为用于限制放大器输入端与晶体管发射极（相当于源极）之间的电压差。 |
<<<B>>>