**对比文件名称**：2013-09-26_发明申请_US20130248990A1 SEMICONDUCTOR DEVICES AND METHOD FOR FABRICATING THE SAME
**目标专利名称**：缩放布局设计中将虚栅极接地 CN105981157B
**本次调用的模型名称**：DeepSeek-R1
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：半导体器件有源区中的虚栅极<br>**《隐含公开》** | [0059]段：`The third pattern 20 may be, for example, a gate pattern of a transistor, a contact electrode or a metal wiring.`<br>[0060]段：`The third pattern 20 may be formed across the first and second active regions 10a and 10b.` | 对比文件明确公开了在有源区（10a, 10b）上的栅极图案（第三图案20）。虽然未明确使用“虚栅极（dummy gate）”这一术语，但本领域技术人员公知，在半导体器件中，栅极图案包括用于形成晶体管导电通道的功能栅极（有源栅极）以及用于隔离、填充或工艺辅助等目的的非功能栅极（即虚栅极）。在目标专利中，虚栅极也是位于有源区中的一种栅极结构（见目标专利[0046], [0050]段）。对比文件公开的“gate pattern”是位于有源区上的栅极结构的上位概念，必然涵盖了“虚栅极”这一下位概念。因此，本领域技术人员能够合理推断，对比文件中的栅极图案可以包括虚栅极。 |
| **技术特征B**：毗邻于所述虚栅极的第一有源触点<br>**《直接公开》** | [0060]段：`The first and second patterns 30a and 30b may be formed on the first and second active regions 10a and 10b, respectively. ... The first and second patterns 30a and 30b may be formed to be parallel with the same side surface of the third pattern 20...`<br>[0071]段：`The first pattern 30a and the third pattern 20 are formed on the substrate 1 to be adjacent to each other.` | 对比文件明确公开了第一图案30a（其可以是形成于源/漏上的接触电极，相当于有源触点）与第三图案20（栅极图案）相邻（adjacent）。图2的截面图也清晰地显示第一图案30a与栅极图案21（对应第三图案20）并排相邻布置。这与目标专利中“第一有源触点毗邻于虚栅极”的结构特征完全一致。 |
| **技术特征C**：所述虚栅极和所述第一有源触点上的电介质层，所述电介质层上形成有开口<br>**《直接公开》** | [0071]段：`The interlayer dielectric film pattern 100 is formed on the first pattern 30a and the third pattern 20, and may include a first opening 200t and a second opening 400t. The first opening 200t and the second opening 400t are formed on the first pattern 30a and the third pattern 20, respectively.` | 对比文件明确描述了层间电介质图案100形成在第一图案30a（有源触点）和第三图案20（栅极）上，并且该电介质图案100中形成了第一开口200t和第二开口400t，分别位于第一图案和第三图案上方。这直接公开了“在虚栅极（第三图案20）和第一有源触点（第一图案30a）上具有电介质层（100），且电介质层上形成有开口（200t, 400t）”的技术特征。 |
| **技术特征D**：沉积于所述开口的侧壁上的第一隔离层<br>**《直接公开》** | [0073]段：`The spacer 300 is positioned between the side upper portion 200su of the first wiring 200 and the side upper portion 400su of the second wiring 400.`<br>[0055]段：`The spacer 300 may be made of an insulating material. ... The spacer 300 may include, for example, at least one of silicon nitride (SiN)...`<br>图7及相应描述显示了间隔物300的形成过程，它沉积并形成于第一布线200（位于开口中）的侧壁上。 | 对比文件详细描述了间隔物（spacer）300，其由绝缘材料（如SiN）构成，并形成于第一开口内形成的第一布线200的侧壁上部。该间隔物300的作用是电隔离第一布线200与第二布线400（参见[0054]段）。虽然对比文件未使用“第一隔离层”这一名称，但“间隔物（spacer）”是半导体制造领域的公知术语，指沉积于特征侧壁上的绝缘层，用于隔离。其材料（绝缘材料）和作用（电隔离）与目标专利的“第一隔离层”（如内衬1200）实质相同。因此，对比文件直接公开了该技术特征。 |
| **技术特征E**：形成于所述开口中的第一堆叠式触点，所述第一堆叠式触点被电耦合至所述第一有源触点<br>**《直接公开》** | [0071]段：`Specifically, the first wiring 200 is formed in the first opening 200t, ... the first wiring 200 and the second wiring 400 are formed by burying the first opening 200t and the second opening 400t.`<br>[0060]段：`The first and second patterns 30a and 30b ... are connected to the first wiring 200...` | 对比文件明确公开了第一布线200填充在第一开口200t中，并且该第一布线200电连接到其下方的第一图案30a（有源触点）。在半导体器件中，这种填充在通孔或沟槽中、用于垂直连接不同层的导电结构，无论是称为“布线（wiring）”还是“触点（contact）”，其结构和电连接功能是相同的。目标专利的“第一堆叠式触点”同样是填充在开口中并电连接至有源触点的导电结构。因此，对比文件直接公开了该特征。 |
| **技术特征F**：沉积于所述第一堆叠式触点的表面上与所述第一有源触点相对的盖层，侧壁上的所述第一隔离层将所述第一堆叠式触点与所述虚栅极电隔离<br>**《未公开》** | 对比文件中未描述在第一布线200（相当于第一堆叠式触点）的顶部表面上沉积一个额外的、被称为“盖层（capping layer）”的绝缘层。间隔物300覆盖的是第一布线200的侧壁和部分上表面边缘，但其主要功能是侧向隔离，并非目标专利中描述的覆盖在触点整个上表面、用于在后续工艺中提供蚀刻停止或隔离功能的特定“盖层”（如目标专利图16-17中的内衬1600）。 | 目标专利中的“盖层”（例如内衬1600）是一个形成于第一堆叠式触点顶部的特定层，其作用包括在后续形成通孔时提供隔离（见[0066]-[0068]段）。对比文件中的间隔物300虽然也覆盖部分上表面边缘，但其形成方法和主要作用（侧向隔离布线）不同，且没有公开一个独立的、覆盖在触点顶部表面的盖层结构。因此，对比文件既未直接公开也未隐含公开该技术特征。 |
| **技术特征G**：以及穿过所述电介质层的第一通孔，所述第一通孔落在所述虚栅极上并通过所述盖层的一部分直接落在所述第一堆叠式触点的所述表面上以将所述第一堆叠式触点和所述第一有源触点电耦合至所述虚栅极以使所述虚栅极接地。<br>**《未公开》** | 对比文件中的第二布线400是填充在第二开口400t中的导电结构，它连接至栅极图案21（[0071]段）。然而，第二布线400与第一布线200是同一金属层（M1层）上的两个相邻且被间隔物300隔离的独立布线（见[0054]段及图1）。第二布线400并未“穿过电介质层”落在第一布线200的表面上，而是与第一布线200并排位于同一层，两者之间被间隔物300横向隔开。其目的并非如目标专利那样，通过一个垂直通孔将两个原本隔离的结构（堆叠式触点和栅极）电连接起来以实现接地。 | 目标专利的核心在于通过一个垂直的“第一通孔”（例如通孔2000）同时接触栅极触点（或虚栅极）和第一堆叠式触点，从而将两者短路，使虚栅极接地（见[0028], [0070]段）。对比文件完全没有公开这样的垂直连接结构。其第二布线400是与第一布线200同层、相邻且隔离的布线，两者之间没有电连接，作用恰恰是保持电隔离。因此，该关键特征未被公开。 |
| **技术特征H**：其特征在于，进一步包括：直接耦合在所述虚栅极和所述第一通孔之间的栅极触点，所述栅极触点在侧壁上具有第二隔离层，所述栅极触点被自对齐到所述第一有源触点以及和所述第一堆叠式触点自对齐。<br>**《未公开》** | 对比文件中，栅极图案21（或第三图案20）通过第二布线400直接连接，中间不存在一个独立的“栅极触点”结构（如目标专利中的栅极触点810）。[0066]段描述了栅极图案21包括栅介质和栅电极，第二布线400直接形成在栅电极上。此外，没有公开该栅极触点具有侧壁上的第二隔离层，也没有公开其与有源触点或第一布线自对齐。 | 目标专利明确描述了在虚栅极和第一通孔之间有一个额外的“栅极触点”（如MP触点），且该触点具有侧壁隔离层并与有源触点自对齐（见[0055]-[0060]段）。对比文件的结构完全不同，栅极是直接通过第二布线400连接的，没有中间触点结构，更不具备所述的自对齐和隔离层特征。因此，该特征未被公开。 |
| **技术特征I**：其特征在于，进一步包括：毗邻于所述虚栅极的第二有源触点<br>**《隐含公开》** | [0060]段：`The first and second patterns 30a and 30b may be formed on the first and second active regions 10a and 10b, respectively. ... The first and second patterns 30a and 30b may be formed to be parallel with the same side surface of the third pattern 20...`<br>图1显示第一图案30a和第二图案30b位于栅极图案（第三图案20）的同一侧。 | 对比文件图1和[0060]段显示，除了第一图案30a（第一有源触点）外，还存在第二图案30b，它也位于有源区上，并与栅极图案（第三图案20）平行且相邻。第二图案30b同样可以是形成于源/漏上的接触电极，其位置关系符合“毗邻于所述虚栅极”。因此，本领域技术人员能够从对比文件中合理推断出存在毗邻于栅极的第二有源触点。 |
| **技术特征J**：以及相邻的堆叠式触点，所述相邻的堆叠式触点电耦合至所述第二有源触点并和所述第二有源触点对齐，且和所述第一通孔自对齐，以将所述相邻的堆叠式触点与所述第一通孔电隔离。<br>**《未公开》** | 对比文件中，第一布线200同时电连接至第一图案30a和第二图案30b（见[0060]段：“The first and second patterns 30a and 30b ... are connected to the first wiring 200”）。这意味着第二有源触点（第二图案30b）是通过第一布线200这个单一结构与第一有源触点共享连接的，并不存在一个独立的、专门电耦合至第二有源触点的“相邻的堆叠式触点”。此外，由于没有公开“第一通孔”，因此更不存在与该通孔自对齐的关系。 | 目标专利中，“相邻的堆叠式触点”（如第二堆叠式触点1320）是一个独立于第一堆叠式触点的结构，专门连接第二有源触点，并与第一通孔自对齐以实现隔离（见[0074]段）。对比文件的结构是集成式的（一个布线连接两个触点），而非分立且自对齐隔离式的。因此，该特征未被公开。 |
| **技术特征K**：其特征在于，所述第一通孔和所述栅极触点自对齐，并且所述第一堆叠式触点的所述侧壁上的所述第一隔离层被安排成至少部分地与所述第一有源触点交叠，所述第一隔离层的交叠部分将所述第一堆叠式触点的一部分与所述第一通孔的一部分电隔离。<br>**《未公开》** | 该特征涉及第一通孔、栅极触点、第一隔离层和第一有源触点之间复杂的自对齐和交叠隔离关系。如前述，对比文件既未公开“第一通孔”，也未公开“栅极触点”。因此，这些结构之间的自对齐关系以及隔离层特定的交叠安排无从谈起。对比文件中的间隔物300用于隔离同层的第一布线和第二布线，其几何安排与目标专利描述的不同。 | 该特征是目标专利具体实施方案的细节，高度依赖于其特定的通孔-栅极触点-堆叠式触点集成结构。对比文件未提供任何能够推导出这种特定几何和电学关系的基础。因此，该特征未被公开。 |
| **技术特征L**：其特征在于，进一步包括：有源栅极<br>**《隐含公开》** | [0059]段：`The third pattern 20 may be, for example, a gate pattern of a transistor...` | 对比文件公开了“栅极图案（gate pattern）”。在半导体领域，栅极图案包括用于形成功能性晶体管的有源栅极（active gate）。因此，本领域技术人员能够毫无疑义地理解，对比文件中的栅极图案包含了有源栅极这一概念。 |
| **技术特征M**：毗邻于所述有源栅极的第二有源触点<br>**《直接公开》** | [0060]段：`The first and second patterns 30a and 30b ... The first pattern and the second pattern may be on a same side surface of the third pattern.`<br>[0071]段：`The first pattern 30a and the third pattern 20 are formed on the substrate 1 to be adjacent to each other.` | 如特征B和I所述，对比文件明确公开了第一图案30a和第二图案30b（均为有源触点）与第三图案20（栅极图案，包含有源栅极）相邻。因此，“毗邻于有源栅极的第二有源触点”这一特征已被直接公开。 |
| **技术特征N**：第二堆叠式触点，所述第二堆叠式触点被电耦合至所述第二有源触点且在侧壁上包括将所述第二堆叠式触点与所述有源栅极电隔离的第二隔离层<br>**《未公开》** | 对比文件中，第二图案30b（第二有源触点）是与第一图案30a一起连接到第一布线200的（[0060]段）。并不存在一个独立的“第二堆叠式触点”专门电耦合至第二图案30b。第一布线200的侧壁有间隔物300，但其主要作用是与第二布线400隔离，而非特别强调将第一布线（假设对应于第一堆叠式触点）与有源栅极隔离。且没有提及“第二隔离层”。 | 目标专利的“第二堆叠式触点”是一个独立的触点结构，具有将其与有源栅极隔离的侧壁隔离层。对比文件的结构是共享布线，且隔离层的隔离对象不同（是同层布线之间）。因此，该特征未被公开。 |
| **技术特征O**：以及电耦合至所述有源栅极且和所述第二堆叠式触点自对齐的第二通孔。<br>**《未公开》** | 对比文件中，连接至栅极图案21的是第二布线400，它是一个水平布线，而非垂直的“通孔（via）”。此外，由于不存在“第二堆叠式触点”，因此也不存在与该触点自对齐的关系。 | 该特征包含“第二通孔”以及与“第二堆叠式触点”自对齐的关系。对比文件均未公开这些要素。因此，该特征未被公开。 |
| **技术特征P**：其特征在于，所述器件被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统PCS单元、便携式数据单元、和/或位置固定的数据单元中。<br>**《未公开》** | 对比文件全文未提及将该半导体器件集成到任何具体的终端产品或设备中。 | 该特征是关于半导体器件的具体应用领域或集成对象的限定。对比文件仅描述了半导体器件本身的结构和制造方法，并未公开其具体的最终应用产品。因此，该特征未被对比文件公开。 |
<<<A>>><<<B>>><<<C>>><<<D>>><<<E>>><<<i>>><<<l>>><<<m>>>