对比文件名称：2005-10-05_发明专利_JP3703081B2 Semiconductor processing method, a method of forming an opening for a contact, and integrated circuits
目标专利名称：缩放布局设计中将虚栅极接地CN105981157B
模型名称：深度求索 DeepSeek最新版本模型
## 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 技术特征A：包括：半导体器件有源区中的虚栅极《未被公开》 | 对比文件涉及在半导体基板上形成导电线路（ランナ）和接触开口，例如描述了“複数の導電ランナあるいはライン１６，１８及び２０”（多个导电线或线路16, 18及20）。这些导电线可能形成于有源区上，但未明确指出其为“虚栅极”，也未描述其作为控制器件但不形成漏极触点、需要被接地的“虚栅极”的功能。【０００２】 | 目标专利中的“虚栅极”是用于控制器件（如ESD或高速器件）的额外栅极，需要被接地以防止浮动偏置电压激活器件（见说明书第[0046]段）。对比文件中的导电线（如18a）是互连结构的一部分，用于实现电连接，其作用与目标专利中特定功能的“虚栅极”不同。本领域技术人员无法从对比文件毫无疑义地或通过合理推断得出“虚栅极”这一技术特征。 |
| 技术特征B：毗邻于所述虚栅极的第一有源触点《未被公开》 | 对比文件描述了“拡散領域４２は導電ラインの間に設けることができ”（扩散区域42可以设置在导电线之间）以及形成于接触开口中的“導電プラグ５６，５８”（导电插塞56, 58），这些插塞可能与扩散区域电接触。【０００６】【０００９】 | 目标专利的“第一有源触点”（例如MD1 112）是毗邻虚栅极、电耦合至有源器件（如源极/漏极区）的触点（见说明书第[0050]段）。对比文件中的扩散区域42或导电插塞56、58可能对应于源/漏接触区或触点，但对比文件未明确描述一个与“虚栅极”（特征A）相毗邻的“有源触点”。由于特征A未被公开，特征B中“毗邻于所述虚栅极”的关系也未被公开。 |
| 技术特征C：所述虚栅极和所述第一有源触点上的电介质层，所述电介质层上形成有开口《隐含公开》 | 对比文件描述了在基板上形成“絶縁材料層４６”（绝缘材料层46），并在该层中通过蚀刻形成“コンタクト用開口４８，５０”（接触用开口48, 50），这些开口暴露出下方的基板表面（外表面14）。【０００７】【０００８】 | 对比文件公开了在包含导电线（可能对应于栅极结构）和扩散区域/插塞（可能对应于有源触点）的基板上方形成绝缘层（即电介质层），并在该绝缘层上形成开口。虽然目标专利和对比文件中的具体结构名称和细节可能不同，但“在结构上方形成电介质层并在其中蚀刻开口”是半导体制造中的常见步骤。本领域技术人员能够从对比文件公开的内容中合理推断出在相应的结构（导电线/扩散区）上形成电介质层并开口这一技术特征。 |
| 技术特征D：沉积于所述开口的侧壁上的第一隔离层《未被公开》 | 对比文件在描述形成接触开口48、50以及后续形成导电插塞56、58的过程中，未提及在开口侧壁上沉积隔离层的步骤。【０００８】【０００９】 | 目标专利的“第一隔离层”（例如内衬1200）沉积于堆叠式触点开口的侧壁上，用于将堆叠式触点与相邻栅极电隔离（见说明书第[0066]、[0074]段）。这是一个特定的隔离结构。对比文件完全没有描述在接触开口的侧壁上沉积隔离层。本领域技术人员无法从对比文件的内容直接或隐含地得出这一技术特征。 |
| 技术特征E：形成于所述开口中的第一堆叠式触点，所述第一堆叠式触点被电耦合至所述第一有源触点《隐含公开》 | 对比文件描述了在接触开口48、50中形成“第１導電材料５２，５４”（第一导电材料52, 54），然后通过平坦化和蚀刻形成“導電プラグ５６，５８”（导电插塞56, 58）。这些插塞电耦合至扩散区域42。【０００９】 | 对比文件公开了在电介质层的开口中形成导电插塞（相当于“触点”），并且该插塞与下方的扩散区域（可能对应于“有源触点”）电连接。虽然目标专利的“堆叠式触点”具有更复杂的多层结构（如包含侧壁隔离层和盖层），但“在开口中形成电耦合至下方有源区域的导电触点”这一基本特征已被对比文件公开。本领域技术人员可以合理推断出这一技术方案。 |
| 技术特征F：沉积于所述第一堆叠式触点的表面上与所述第一有源触点相对的盖层，侧壁上的所述第一隔离层将所述第一堆叠式触点与所述虚栅极电隔离《未被公开》 | 对比文件未描述在导电插塞（如56, 58）的表面上沉积盖层（capping layer）。也未描述侧壁隔离层将触点与相邻的导电线（栅极）电隔离。【０００９】 | 目标专利的“盖层”（例如内衬1600）沉积在第一堆叠式触点的上表面，与第一有源触点相对，并作为保护层或蚀刻停止层（见说明书第[0067]段）。同时，侧壁的第一隔离层（内衬1200）用于将堆叠式触点与虚栅极隔离。这是一个特定的、具有特定位置（表面上）和功能（保护、隔离）的多层结构。对比文件完全没有提及此类盖层结构，也未描述通过侧壁隔离层实现触点与导电线（栅极）的特定电隔离关系。因此，该特征未被公开。 |
| 技术特征G：以及穿过所述电介质层的第一通孔，所述第一通孔落在所述虚栅极上并通过所述盖层的一部分直接落在所述第一堆叠式触点的所述表面上以将所述第一堆叠式触点和所述第一有源触点电耦合至所述虚栅极以使所述虚栅极接地。《未被公开》 | 对比文件描述了在另一绝缘层62中形成“コンタクト用開口６４”（接触用开口64），并在其中形成“第２導電材料６６”（第二导电材料66），该材料与下方的“有効コンタクトパッド”（有效接触垫，包含导电线18a和导电插塞56, 58）电连接，随后可以形成“ビットライン６８”（位线68）。【００１３】 | 目标专利的“第一通孔”（如通孔2000）是一个垂直互连结构，其特定作用是将堆叠式触点（及其连接的第一有源触点）与虚栅极电连接，从而使虚栅极接地（见说明书第[0070]段）。这是一个具有明确电学功能和连接关系的特定结构。对比文件中，第二导电材料66形成的结构是另一个层级的接触/互连，它连接至包含导电线18a和插塞56、58的复合“有效接触垫”，其目的是形成与位线68的连接，而不是用于将栅极（导电线）接地。两者的作用完全不同。此外，目标专利中通孔需要“通过盖层的一部分”落在堆叠式触点上，这一细节对比文件也未曾涉及。因此，该特征未被公开。 |
| 技术特征H：其特征在于，进一步包括：直接耦合在所述虚栅极和所述第一通孔之间的栅极触点，所述栅极触点在侧壁上具有第二隔离层，所述栅极触点被自对齐到所述第一有源触点以及和所述第一堆叠式触点自对齐。《未被公开》 | 对比文件未描述在导电线（如18a）和上层互连（如66）之间插入一个专门的“栅极触点”结构。导电线18a的上表面可以直接作为接触垫的一部分。【００１３】 | 目标专利的“栅极触点”（如栅极触点810）是一个独立的结构，直接位于虚栅极和通孔之间，侧壁有隔离层（如内衬600），并且与有源触点和堆叠式触点自对齐（见说明书第[0055]-[0059]、[0062]段）。这是一个复杂的自对齐接触结构。对比文件完全没有描述这样的中间“栅极触点”结构，更不用说其具有侧壁隔离层以及与相邻触点自对齐的特性。因此，该特征未被公开。 |
| 技术特征I：其特征在于，进一步包括：毗邻于所述虚栅极的第二有源触点《隐含公开》 | 对比文件示出了多个导电线（16a, 18a, 20a）以及设置在它们之间的扩散区域42。导电插塞56、58形成在导电线18a的两侧，分别邻近导电线16a和20a。【０００６】【０００９】 | 对比文件公开了在作为“虚栅极”（假设导电线18a对应虚栅极）的导电线18a的两侧存在其他结构。虽然未明确命名为“第二有源触点”，但根据半导体器件的常见结构，与栅极相邻的扩散区域/接触插塞可以对应于有源触点。本领域技术人员可以合理推断，在目标专利描述的“虚栅极”旁边，可能存在另一个类似的“有源触点”结构。 |
| 技术特征J：以及相邻的堆叠式触点，所述相邻的堆叠式触点电耦合至所述第二有源触点并和所述第二有源触点对齐，且和所述第一通孔自对齐，以将所述相邻的堆叠式触点与所述第一通孔电隔离。《未被公开》 | 对比文件描述了在导电线18a两侧形成的导电插塞56和58，它们分别邻近导电线16a和20a。这些插塞与接触开口自对齐。【０００９】 | 目标专利的“相邻的堆叠式触点”（如第二堆叠式触点1320）是一个具有特定电学隔离功能的结构：它与第二有源触点对齐，并且与第一通孔自对齐，目的是实现与第一通孔的电隔离（见说明书第[0074]段）。这是一个为实现特定隔离目的而设计的结构关系。对比文件中的导电插塞56、58虽然与接触开口自对齐，但其目的是扩大有效接触面积（形成有效接触垫），而不是为了与另一个通孔结构自对齐以实现电隔离。两者的作用和结构关系不同。因此，该特征未被公开。 |
| 技术特征K：其特征在于，所述第一通孔和所述栅极触点自对齐，并且所述第一堆叠式触点的所述侧壁上的所述第一隔离层被安排成至少部分地与所述第一有源触点交叠，所述第一隔离层的交叠部分将所述第一堆叠式触点的一部分与所述第一通孔的一部分电隔离。《未被公开》 | 对比文件未描述通孔与栅极触点自对齐。也未描述堆叠式触点侧壁隔离层被安排成与有源触点交叠以实现特定部分电隔离的结构。【０００９】【００１３】 | 该特征描述了非常具体的自对齐关系和隔离结构布局：第一通孔与栅极触点自对齐；第一隔离层（侧壁层）部分交叠第一有源触点，并隔离堆叠式触点与通孔。这是一个精细的、为满足特定设计规则和隔离需求而设计的几何布局。对比文件完全没有揭示这种复杂的、多层次的自对齐和交叠隔离关系。因此，该特征未被公开。 |
| 技术特征L：其特征在于，进一步包括：有源栅极《未被公开》 | 对比文件描述了“導電ランナあるいはライン”（导电线或线路），但未区分“虚栅极”和“有源栅极”。所有描述的导电线（16, 18, 20, 16a, 18a, 20a）似乎都是互连结构。【０００２】【０００６】 | 目标专利明确区分了“虚栅极”和“有源栅极”（见说明书第[0074]-[0075]段）。“有源栅极”是形成功能性晶体管（如FET）的栅极。对比文件中描述的导电线是互连线，其作用更接近于互连而非特定的晶体管栅极（无论是有源还是虚设）。因此，本领域技术人员无法从对比文件得出“有源栅极”这一具有特定功能的特征。 |
| 技术特征M：毗邻于所述有源栅极的第二有源触点《未被公开》 | 对比文件描述了扩散区域42和导电插塞56, 58，但未明确这些结构毗邻于一个“有源栅极”。【０００６】【０００９】 | 由于特征L“有源栅极”未被公开，因此“毗邻于所述有源栅极的第二有源触点”这一关系也无从谈起。对比文件中没有与“有源栅极”这一概念明确对应的结构。 |
| 技术特征N：第二堆叠式触点，所述第二堆叠式触点被电耦合至所述第二有源触点且在侧壁上包括将所述第二堆叠式触点与所述有源栅极电隔离的第二隔离层《未被公开》 | 对比文件未描述具有侧壁隔离层的“堆叠式触点”结构。导电插塞56, 58是简单的导电填充物，没有提及侧壁隔离层。【０００９】 | 目标专利的“第二堆叠式触点”是一个具有侧壁隔离层（第二隔离层）的特定结构，用于与有源栅极电隔离（见说明书第[0074]段）。对比文件中的导电插塞没有这种侧壁隔离层。因此，该特征未被公开。 |
| 技术特征O：以及电耦合至所述有源栅极且和所述第二堆叠式触点自对齐的第二通孔。《未被公开》 | 对比文件描述了第二导电材料66形成的接触结构，它连接至包含导电线18a和插塞56、58的有效接触垫。【００１３】 | 目标专利的“第二通孔”（如通孔2200）是电耦合至有源栅极，并与第二堆叠式触点自对齐的互连结构（见说明书第[0074]段）。对比文件中的第二导电材料66连接的是复合“有效接触垫”，而不是专门耦合到一个“有源栅极”，也没有描述其与类似“第二堆叠式触点”的结构自对齐。因此，该特征未被公开。 |
| 技术特征P：其特征在于，所述器件被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统PCS单元、便携式数据单元、和/或位置固定的数据单元中。《未被公开》 | 对比文件全文未提及将所描述的半导体器件或集成电路集成到任何具体的终端应用产品中，如移动电话、计算机等。【全文】 | 目标专利的特征P限定了器件的具体应用领域。对比文件仅描述了半导体制造方法和结构，未提及任何具体的最终应用产品或系统。因此，该特征未被对比文件公开。 |
<<<c>>><<<e>>><<<i>>>