**对比文件名称：** 2007-06-28_发明申请_US20070145519A1 Butted contact structure
**目标专利名称：** 171缩放布局设计中将虚栅极接地CN105981157B
**本次调用的模型名称：** DeepSeek-R1
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **A：半导体器件有源区中的虚栅极**《直接公开》 | “dummy gates 106 and 206 are formed” (段落 [0024]) | 对比文件明确公开了“虚栅极(dummy gate)”，如图5所示，其形成在半导体器件有源区中，用于后续的置换栅工艺。这与目标专利中“虚栅极”的作用（作为待替换或需接地的栅极结构）相同。因此，本领域技术人员能毫无疑义地得出该技术特征。 |
| **B：毗邻于所述虚栅极的第一有源触点**《隐含公开》 | “source/drain regions 110 and 210 are formed for respective devices 100 and 200” (段落 [0023]); “the opening 116... exposing the source/drain region 110” (段落 [0026]) | 对比文件公开了源/漏区（110， 210），其在结构上必然与对应的虚栅极（106， 206）相邻。在图5-7中，源/漏区110与虚栅极106相邻，且通过开口116暴露以形成电连接。虽然对比文件未明确使用“第一有源触点”这一术语，但其描述的源/漏区（特别是与接触垫122连接的源/漏区110）在器件中起到与有源区电接触的作用，且位置毗邻虚栅极。根据宽松的隐含公开标准，本领域技术人员可以合理推断出存在毗邻于虚栅极的有源触点结构。 |
| **C：所述虚栅极和所述第一有源触点上的电介质层，所述电介质层上形成有开口**《直接公开》 | “an inter-layer dielectric (ILD) layer is blanket deposited... forming the ILD layer 308” (段落 [0025]); “an opening 116 is also formed in the ILD 308” (段落 [0026]) | 对比文件公开了在包括虚栅极（106）和源/漏区（110）的结构上全面沉积ILD层（308），并通过对ILD层进行蚀刻形成了开口（116），该开口暴露了源/漏区110。这直接对应于目标专利中覆盖在虚栅极和有源触点上的电介质层及其上的开口。 |
| **D：沉积于所述开口的侧壁上的第一隔离层**《未公开》 | 无相关描述。 | 对比文件描述了形成开口（112, 116）的过程，但未提及在所述开口的侧壁上沉积任何隔离层。其关注点在于通过接触垫（122）改善接触，而非使用侧壁隔离层来实现特定部件间的电隔离。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **E：形成于所述开口中的第一堆叠式触点，所述第一堆叠式触点被电耦合至所述第一有源触点**《隐含公开》 | “a contact pad 122... formed in the opening 116” (段落 [0027]和图9); “the butted contact 42 couples a gate extension 6 and a source/drain region 2... with a contact pad 48 therebetween” (段落 [0020]和图4) | 对比文件公开了在开口（116）中形成接触垫（122），该接触垫电耦合至下方的源/漏区（110）。虽然目标专利中的“第一堆叠式触点”可能具有更复杂的多层堆叠结构，但对比文件的“接触垫”在位置上（位于开口中）和功能上（电耦合至有源区/触点）与之部分对应。根据宽松的隐含公开标准，可以认为对比文件公开了“形成于开口中并电耦合至有源触点的导电结构”这一基本特征。 |
| **F：沉积于所述第一堆叠式触点的表面上与所述第一有源触点相对的盖层，侧壁上的所述第一隔离层将所述第一堆叠式触点与所述虚栅极电隔离**《未公开》 | 无相关描述。 | 对比文件完全没有描述在接触垫（122）或其他类似结构的“表面上”沉积“盖层”。同时，如前所述，也未公开“侧壁上的第一隔离层”。该技术特征涉及用于实现特定电隔离的复杂叠层结构，在对比文件中没有任何对应或暗示。 |
| **G：以及穿过所述电介质层的第一通孔，所述第一通孔落在所述虚栅极上并通过所述盖层的一部分直接落在所述第一堆叠式触点的所述表面上以将所述第一堆叠式触点和所述第一有源触点电耦合至所述虚栅极以使所述虚栅极接地。**《未公开》 | “a butted contact 328... formed in the contact openings” (段落 [0030]和图13); “the butted contact 42 couples a gate extension 6 and a source/drain region 2... with a contact pad 48 therebetween” (段落 [0020]) | 对比文件公开了“对接接触(butted contact) 328/42”，其穿过ILD层（320/308）并连接上方的栅极延伸（306/6）和下方的接触垫（122/48），从而间接连接至源/漏区。然而，该对接接触连接的是“栅极延伸(gate extension)”，而非“虚栅极(dummy gate)”本身。更重要的是，目标专利的“第一通孔”的核心作用是将虚栅极**接地**，这是为解决特定电路设计（如ESD器件）中虚栅极浮动问题而采取的技术措施。对比文件的对接接触仅用于一般性的电路互连（如SRAM单元内部连接），其目的和作用与“使虚栅极接地”完全不同。此外，对比文件的结构不涉及“盖层”。因此，该技术特征未被公开。 |
| **H：其特征在于，进一步包括：直接耦合在所述虚栅极和所述第一通孔之间的栅极触点，所述栅极触点在侧壁上具有第二隔离层，所述栅极触点被自对齐到所述第一有源触点以及和所述第一堆叠式触点自对齐。**《未公开》 | “a metal gate 120... formed in the opening 112” (段落 [0027]) | 对比文件在置换栅工艺中，用金属栅极（120）替换了原来的虚栅极（106）。这个金属栅极（120）是最终的栅极，并非一个额外的、位于虚栅极和通孔之间的“栅极触点”。并且，对比文件没有描述任何具有侧壁隔离层且与有源触点或堆叠式触点“自对齐”的栅极触点结构。该特征未被公开。 |
| **I：其特征在于，进一步包括：毗邻于所述虚栅极的第二有源触点**《隐含公开》 | “source/drain regions 110 and 210 are formed for respective devices 100 and 200” (段落 [0023]); 图5显示了两个源/漏区（110, 210）分别毗邻两个虚栅极（106, 206）。 | 对比文件图5和相应描述公开了多个晶体管（100, 200），每个都有其源/漏区。对于一个给定的虚栅极（如106），除了与其直接相邻的源/漏区（如110），还存在其他毗邻的源/漏区（如210，虽然属于另一个晶体管，但在空间布局上可视为毗邻）。根据宽松的隐含公开标准，可以认为公开了存在“毗邻于所述虚栅极的第二有源触点”这一布局特征。 |
| **J：以及相邻的堆叠式触点，所述相邻的堆叠式触点电耦合至所述第二有源触点并和所述第二有源触点对齐，且和所述第一通孔自对齐，以将所述相邻的堆叠式触点与所述第一通孔电隔离。**《未公开》 | “metal plugs 326... formed in the contact openings” (段落 [0030]和图13) | 对比文件公开了“金属塞(metal plugs) 326”，其可视为一种触点，并电连接至相应的有源区。然而，目标专利中“相邻的堆叠式触点”与“第一通孔”之间存在特定的“自对齐”关系，目的是实现两者之间的“电隔离”。对比文件完全没有描述金属塞（326）与对接接触（328）之间存在任何“自对齐”关系以实现电隔离。金属塞和对接接触是分别通过光刻和蚀刻工艺形成的独立结构。因此，该技术特征未被公开。 |
| **K：其特征在于，所述第一通孔和所述栅极触点自对齐，并且所述第一堆叠式触点的所述侧壁上的所述第一隔离层被安排成至少部分地与所述第一有源触点交叠，所述第一隔离层的交叠部分将所述第一堆叠式触点的一部分与所述第一通孔的一部分电隔离。**《未公开》 | 无相关描述。 | 该技术特征涉及“自对齐”和“隔离层交叠”这两个具体的结构安排和功能关系。对比文件完全没有提及任何关于“自对齐”的工艺或结构，也未描述“隔离层”及其与有源触点的“交叠”关系。因此，该特征未被公开。 |
| **L：其特征在于，进一步包括：有源栅极**《直接公开》 | “metal gate 120... formed in the opening 112” (段落 [0027]); “gate extension 306... is preferably connected to a gate of a separate transistor” (段落 [0024]) | 对比文件公开了通过置换栅工艺形成的“金属栅极(metal gate) 120”，这是一个功能性的有源栅极。同时，也提到了连接到其他晶体管栅极的“栅极延伸(gate extension) 306”，这本质上也是功能栅极的一部分。因此，“有源栅极”这一特征被直接公开。 |
| **M：毗邻于所述有源栅极的第二有源触点**《隐含公开》 | 同特征I的引用。图5显示源/漏区（110, 210）毗邻各自的栅极结构。 | 如上所述，对比文件公开了多个源/漏区。对于有源栅极（如金属栅极120或栅极延伸306），必然存在与其毗邻的源/漏区（有源触点）。因此，本领域技术人员可以合理推断出存在“毗邻于有源栅极的第二有源触点”。 |
| **N：第二堆叠式触点，所述第二堆叠式触点被电耦合至所述第二有源触点且在侧壁上包括将所述第二堆叠式触点与所述有源栅极电隔离的第二隔离层。**《未公开》 | “metal plugs 326... formed in the contact openings” (段落 [0030]) | 对比文件中的“金属塞(metal plugs) 326”可以视为电耦合至有源触点的触点结构。然而，目标专利明确要求该触点“在侧壁上包括将所述第二堆叠式触点与所述有源栅极电隔离的第二隔离层”。对比文件完全没有描述金属塞326具有任何侧壁隔离层，更没有描述该隔离层用于将其与有源栅极电隔离。因此，该特征未被公开。 |
| **O：以及电耦合至所述有源栅极且和所述第二堆叠式触点自对齐的第二通孔。**《未公开》 | “butted contact 328... formed in the contact openings” (段落 [0030]) | 对比文件中的“对接接触(butted contact) 328”可以电耦合至栅极延伸（306），这类似于“电耦合至有源栅极”。但是，目标专利要求该通孔“和所述第二堆叠式触点自对齐”。对比文件完全没有描述对接接触328与金属塞326之间存在“自对齐”关系。它们是通过分别蚀刻开口然后填充形成的独立结构。因此，该特征未被公开。 |
| **P：其特征在于，所述器件被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统PCS单元、便携式数据单元、和/或位置固定的数据单元中。**《未公开》 | 无相关描述。 | 对比文件全文仅以SRAM单元为例说明其对接接触结构，未提及该半导体器件被集成到任何具体的终端产品或设备中。该应用领域特征未被公开。 |
<<<A>>><<<L>>>
<<<b>>><<<c>>><<<e>>><<<i>>><<<m>>>