对比文件名称：2002-07-26_发明专利_JP2002208643A Structure of semiconductor device and manufacturing method thereof
目标专利名称：缩放布局设计中将虚栅极接地CN105981157B
模型名称：DeepSeek-R1
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：半导体器件有源区中的虚栅极 <br>《直接公开》 | [0008] この発明に係る半導体装置の構造は、...ゲート配線パターンと、...ダミーゲートパターンと、...を備えたものである。<br>（译文：根据本发明的半导体装置的结构包括：...栅极布线图案、...虚设栅极图案...）<br>[0017] ...活性領域１から分離酸化膜１１に伸長したゲート配線パターン２と孤立したダミーゲートパターン３を作成・配置していく。<br>（译文：...形成并布置从活性区域1延伸到分离氧化膜11的栅极布线图案2和孤立的虚设栅极图案3。） | 对比文件明确公开了“ダミーゲートパターン”（dummy gate pattern），即虚设栅极图案（如附图标记3），其形成于半导体基板的活性区域上（参见图1(a)）。该虚设栅极在对比文件中的作用是为真实的栅极布线图案提供密集的图案环境以改善工艺控制，与目标专利中“虚栅极”作为非功能性栅极需被接地的对象在性质上相同，均为半导体器件有源区中的非功能性栅极结构。因此，本领域技术人员能够毫无疑义地确定对比文件公开了该技术特征。 |
| **技术特征B**：毗邻于所述虚栅极的第一有源触点 <br>《直接公开》 | [0017] なお、拡散層２１ａ，２１ｂは活性領域１に所定の不純物...イオン注入を行い熱処理を経て形成される...<br>（译文：此外，扩散层21a，21b是通过在活性区域1中进行预定杂质的离子注入并经过热处理形成的...）<br>（结合图1(a)可见，扩散层21a、21b位于活性区域1中，且与虚设栅极图案3相邻） | 对比文件公开了在活性区域1中通过离子注入形成的扩散层（21a, 21b），如附图所示，这些扩散层与虚设栅极图案3相邻。在半导体器件中，扩散层构成晶体管的源/漏区，是用于电连接的有源区；目标专利中的“有源触点”（如MD1 112）是电耦合至此类源/漏区的导电结构。本领域技术人员知晓，对比文件中的扩散层是形成有源触点的基础，其与虚设栅极的位置关系（毗邻）已被公开。因此，该技术特征被直接公开。 |
| **技术特征C**：所述虚栅极和所述第一有源触点上的电介质层，所述电介质层上形成有开口 <br>《直接公开》 | [0018] このように形成されたパターン構成上にＣＶＤ法により層間絶縁膜１４を成膜し、この層間絶縁膜１４に対して所定のリソグラフィ工程を経て、...開口した第１のコンタクトホール４と、...開口した第２のコンタクトホール５ａ，５ｂを作成する（図１（ｂ））。<br>（译文：在如此形成的图案结构上，通过CVD法形成层间绝缘膜14，并对于该层间绝缘膜14，经过预定的光刻工艺，...形成开口的第一接触孔4和...开口的第二接触孔5a，5b（图1(b)）。） | 对比文件明确公开了在形成栅极图案和虚设栅极图案后，在其上形成层间绝缘膜14（即电介质层），并在该层间绝缘膜14上通过蚀刻形成开口（接触孔4，5a，5b）。这些开口暴露了下方的结构（如栅极或扩散层）。该电介质层及其上的开口在对比文件中用于实现上层互连与下层器件间的电连接，与目标专利中电介质层及开口的作用相同。因此，该技术特征被直接公开。 |
| **技术特征D**：沉积于所述开口的侧壁上的第一隔离层 <br>《直接公开》 | [0028] 次に、このパターン構成上に窒化膜を所定の膜厚で成膜した後に全面異方性エッチングすることで、絶縁キャップ付きゲート配線パターン６およびダミーゲートパターン７の周りに額縁状の窒化膜のサイドウオール８が形成される（図３（ｂ））。<br>（译文：接着，在该图案结构上以预定膜厚形成氮化膜后，通过全面各向异性蚀刻，在带绝缘帽的栅极布线图案6以及虚设栅极图案7的周围形成框状的氮化膜侧壁8（图3(b)）。）<br>[0031] ...絶縁キャップ付きダミーゲートパターン７がセルフアラインコンタクトのストッパとして使用することができ...<br>（译文：...带绝缘帽的虚设栅极图案7可以作为自对准接触的阻挡层使用...） | 对比文件在实施方式2中公开了在图案（包括虚设栅极图案7）的侧壁上形成由氮化膜构成的侧壁（サイドウオール）8。该侧壁8是通过沉积氮化膜并各向异性蚀刻形成的绝缘性结构，其作用包括作为自对准接触蚀刻的阻挡层（stopper），实现隔离。这对应于在后续形成接触孔（开口）时，位于孔侧壁的隔离层。因此，该技术特征被直接公开。 |
| **技术特征E**：形成于所述开口中的第一堆叠式触点，所述第一堆叠式触点被电耦合至所述第一有源触点 <br>《直接公开》 | [0019] さらに、これらの第１、第２のコンタクトホール４，５ａ，５ｂ内にタングステン等の高融点金属を埋め込むことによりコンタクト（Ｗプラグ、ビアプラグともいわれる）を形成し...<br>（译文：进一步，通过在这些第一、第二接触孔4，5a，5b内填入钨等高熔点金属，形成接触（也称为W栓塞、通孔栓塞）...）<br>（结合图1(b)(c)，接触孔5a，5b内的接触（コンタクト）电连接至下方的扩散层21a，21b） | 对比文件公开了在层间绝缘膜14的开口（接触孔5a, 5b）中填充导电材料（如钨）以形成接触（コンタクト）。这些接触直接位于并电连接至下方的扩散层（21a, 21b），扩散层相当于第一有源触点的连接目标。该接触结构在对比文件中用于实现与有源区的电连接，其作用和位置对应于目标专利中形成于开口中并电耦合至有源触点的“堆叠式触点”。因此，该技术特征被直接公开。 |
| **技术特征F**：沉积于所述第一堆叠式触点的表面上与所述第一有源触点相对的盖层，侧壁上的所述第一隔离层将所述第一堆叠式触点与所述虚栅极电隔离 <br>**未被公开** | 对比文件中未描述在填充形成的接触（相当于堆叠式触点）的顶表面上额外沉积一个专门的“盖层”（capping layer）。对比文件中的侧壁8（隔离层）确实提供绝缘，但未提及盖层结构。 | 对比文件未公开在堆叠式触点（接触）的顶表面上沉积盖层。目标专利中的盖层（如内衬1600）用于后续工艺中定义通孔位置并提供电隔离，是对堆叠式触点顶部的一种特定处理。对比文件中的接触形成后，通常直接进行金属布线沉积，没有描述这一中间盖层结构。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征G**：以及穿过所述电介质层的第一通孔，所述第一通孔落在所述虚栅极上并通过所述盖层的一部分直接落在所述第一堆叠式触点的所述表面上以将所述第一堆叠式触点和所述第一有源触点电耦合至所述虚栅极以使所述虚栅极接地。<br>**未被公开** | 对比文件描述了接触孔（4，5a，5b）以及其中的接触，但未描述一个单独的“通孔”（via）结构同时落在虚设栅极和堆叠式触点上，并通过特定的盖层部分实现连接，且以实现虚栅极接地为目的。图1(c)中的金属布线41a，41b是布线层，并非专用于连接虚栅极与有源触点的通孔。 | 目标专利的技术特征G定义了一个特定的、具有复合连接功能的通孔结构，其核心在于通过一个通孔同时连接虚栅极和堆叠式触点（进而连接有源触点），从而使虚栅极接地。对比文件中的接触孔（コンタクトホール）及其内接触是分别连接到栅极或扩散层的独立结构，没有公开一个通孔同时跨越并连接这两个不同电位的节点以实现接地目的。该特定的电连接方案和目的未被公开。 |
| **技术特征H**：其特征在于，进一步包括：直接耦合在所述虚栅极和所述第一通孔之间的栅极触点，所述栅极触点在侧壁上具有第二隔离层，所述栅极触点被自对齐到所述第一有源触点以及和所述第一堆叠式触点自对齐。<br>**未被公开** | 对比文件中未描述一个位于虚设栅极之上、并与上方通孔直接耦合的独立“栅极触点”（如目标专利的栅极触点810）结构。对比文件中的栅极直接通过接触孔4内的接触与上层金属连接，或虚设栅极可能被接触孔5a，5b部分覆盖（见图1(b)），但这并非一个具有侧壁隔离层且与有源触点自对齐的独立栅极触点。 | 目标专利的栅极触点（例如MP触点）是一个在虚栅极上形成的、具有侧壁隔离层并与相邻有源触点自对齐的中间导电结构，用于桥接虚栅极和上方的通孔。对比文件没有公开这样的中间结构。其实施方式2中的侧壁8是形成在栅极/虚设栅极图案本身的侧壁上，并非一个独立栅极触点的侧壁隔离层。因此，该技术特征未被公开。 |
| **技术特征I**：其特征在于，进一步包括：毗邻于所述虚栅极的第二有源触点 <br>《直接公开》 | [0017] ...拡散層２１ａ，２１ｂ...（参见图1(a)）<br>（译文：...扩散层21a，21b...） | 如图1(a)所示，虚设栅极图案3两侧存在扩散层21a和21b。前文已将21a或21b对应于“第一有源触点”，则另一侧的扩散层自然构成“毗邻于所述虚栅极的第二有源触点”。该扩散层结构已被明确公开。 |
| **技术特征J**：以及相邻的堆叠式触点，所述相邻的堆叠式触点电耦合至所述第二有源触点并和所述第二有源触点对齐，且和所述第一通孔自对齐，以将所述相邻的堆叠式触点与所述第一通孔电隔离。<br>**未被公开** | 对比文件图1(b)(c)中，接触孔5a和5b内的接触分别连接到扩散层21a和21b。然而，目标专利特征J要求这些堆叠式触点与“第一通孔”自对齐以实现电隔离。由于对比文件未公开目标专利所定义的“第一通孔”（即同时连接虚栅极和有源触点的通孔），因此也就不存在与该第一通孔自对齐的“相邻的堆叠式触点”以及它们之间的自对齐隔离关系。 | 该技术特征依赖于目标专利特有的“第一通孔”结构的存在。对比文件中只有分别连接到扩散层的独立接触，没有公开一个需要与这些接触进行自对齐隔离的、具有特定连接功能的通孔。因此，该技术特征未被公开。 |
| **技术特征K**：其特征在于，所述第一通孔和所述栅极触点自对齐，并且所述第一堆叠式触点的所述侧壁上的所述第一隔离层被安排成至少部分地与所述第一有源触点交叠，所述第一隔离层的交叠部分将所述第一堆叠式触点的一部分与所述第一通孔的一部分电隔离。<br>**未被公开** | 对比文件中未公开“第一通孔”和“栅极触点”，因此它们之间的自对齐关系、以及隔离层与有源触点交叠以实现特定部分电隔离的布局安排均无从谈起。 | 该技术特征描述了目标专利实施例中非常具体的结构布局和自对齐关系，涉及第一通孔、栅极触点、第一隔离层和第一有源触点之间的几何与电学关系。对比文件完全没有揭示这种复杂的、为特定接地目的而设计的布局方案。因此，该技术特征未被公开。 |
| **技术特征L**：其特征在于，进一步包括：有源栅极 <br>《直接公开》 | [0008] ...ゲート配線パターンと...（译文：...栅极布线图案...）<br>[0017] ...ゲート配線パターン２...（译文：...栅极布线图案2...） | 对比文件明确且多次提及“ゲート配線パターン”（gate wiring pattern），即栅极布线图案（如附图标记2），其构成晶体管的栅极（功能栅极）。这对应于目标专利中的“有源栅极”。因此，该技术特征被直接公开。 |
| **技术特征M**：毗邻于所述有源栅极的第二有源触点 <br>《直接公开》 | [0017] ...拡散層２１ａ，２１ｂ...（结合图1(a)，扩散层21a，21b也毗邻于栅极布线图案2） | 如前所述，扩散层21a，21b构成有源触点。从图1(a)可见，这些扩散层同样毗邻于栅极布线图案2（有源栅极）。因此，“毗邻于有源栅极的第二有源触点”这一特征已被对比文件公开。 |
| **技术特征N**：第二堆叠式触点，所述第二堆叠式触点被电耦合至所述第二有源触点且在侧壁上包括将所述第二堆叠式触点与所述有源栅极电隔离的第二隔离层。<br>**未被公开** | 对比文件公开了连接到扩散层的接触（如接触孔5a，5b内的接触），但并未明确描述这些接触的侧壁上具有专门的“第二隔离层”以将其与相邻的有源栅极电隔离。实施方式2中的侧壁8是形成在栅极/虚设栅极图案本身的侧壁上，并非形成在接触插塞的侧壁上。 | 目标专利特征N要求堆叠式触点本身侧壁上具有隔离层，用于与有源栅极隔离。对比文件中的接触插塞是填充在接触孔中的，其与栅极的隔离可能依赖于接触孔与栅极之间的水平间距以及层间绝缘膜，但未公开在触点侧壁上专门形成的隔离层结构。因此，该技术特征未被公开。 |
| **技术特征O**：以及电耦合至所述有源栅极且和所述第二堆叠式触点自对齐的第二通孔。<br>**未被公开** | 对比文件公开了连接到栅极布线图案2的接触孔4及其内的接触（参见图1(b)(c)）。然而，目标专利特征O要求该通孔与“第二堆叠式触点”自对齐。由于对比文件未公开具有侧壁隔离层的“第二堆叠式触点”（特征N），因此也就不存在与该触点自对齐的通孔。此外，接触孔4的形貌是基于独立的光刻和蚀刻工艺，未描述其与相邻扩散层接触的自对齐特性。 | 该技术特征描述了通孔与特定结构的堆叠式触点之间的自对齐关系。对比文件虽然公开了连接到有源栅极的接触，但未揭示这种自对齐关系。因此，该技术特征未被公开。 |
| **技术特征P**：其特征在于，所述器件被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统PCS单元、便携式数据单元、和/或位置固定的数据单元中。<br>**未被公开** | 对比文件全文未提及将该半导体器件集成到任何具体的终端产品或应用设备中。 | 该技术特征是关于半导体器件的最终应用领域和集成对象，属于用途限定。对比文件仅涉及半导体器件本身的结构和制造方法，未公开其具体的终端应用。因此，该技术特征未被公开。 |
<<<A>>><<<B>>><<<C>>><<<D>>><<<E>>><<<I>>><<<L>>><<<M>>>