对比文件名称：2002-11-05_发明授权_US06476490B1 Contact openings, electrical connections and interconnections for integrated circuitry
目标专利名称：缩放布局设计中将虚栅极接地 CN105981157B
本次调用模型名称：深度求索 DeepSeek-V3
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 技术特征A《未公开》<br>半导体器件有源区中的虚栅极 | 无直接或隐含对应的公开内容。 | 目标专利中的“虚栅极”是用于控制器件（如ESD或高速器件）但不形成功能晶体管的栅极，需要被接地以防止浮动偏置电压（见说明书[0046]段）。对比文件US06476490B1中描述了导电线条（conductive runners/lines）16a, 18a, 20a，它们可能对应于栅极结构（例如包含多晶硅层22，见背景技术部分）。然而，对比文件全文未提及“虚栅极(dummy gate)”这一概念，也未描述任何需要被特意接地的、非功能性的栅极结构。本领域技术人员无法从对比文件毫无疑义地得出或合理推断出存在“虚栅极”这一具有特定功能和目的的技术特征。因此，该特征未被对比文件公开。 |
| 技术特征B《未公开》<br>毗邻于所述虚栅极的第一有源触点 | 无直接或隐含对应的公开内容。 | 目标专利中的“第一有源触点”具体指代例如MD1触点112，它毗邻虚栅极210并电耦合至有源器件（如源/漏区）（见说明书[0050], [0054]段）。对比文件US06476490B1中提到了“diffusion regions 42”（扩散区42，见图3及相关描述），这些可以视为有源区。然而，这些扩散区42位于导电线条16a, 18a, 20a之间，并未被描述为与某一特定“栅极”（更不用说“虚栅极”）“毗邻”的、独立的“触点”结构。对比文件中的“触点”或“连接”主要指后续形成的导电插塞56, 58或导电材料66。本领域技术人员无法从对比文件直接或隐含地得出存在“毗邻于虚栅极的第一有源触点”这一具体结构关系。因此，该特征未被对比文件公开。 |
| 技术特征C《隐含公开》<br>所述虚栅极和所述第一有源触点上的电介质层，所述电介质层上形成有开口 | 详细描述部分，图3-8及相关描述：在基板12和导电线条16a, 18a, 20a上形成绝缘材料层46（例如BPSG）（见[0039]段）。随后，在层46中形成接触开口48, 50，其暴露出基板表面14的部分（见[0040]段，图5）。在形成导电插塞56, 58后，在包括有效接触垫（由线18a和插塞56, 58构成）的结构上形成另一绝缘材料层62，并在其中蚀刻形成接触开口64，暴露出有效接触垫的部分（见[0044]段，图8）。 | 目标专利中，电介质层（如层1002）形成在虚栅极210和有源触点220上，并且该层上蚀刻有开口1100（见说明书[0061]段）。对比文件US06476490B1公开了在基板和导电线条（可对应栅极和有源区）上形成绝缘材料层（如46和62），并在这些层中蚀刻形成接触开口（如48, 50和64）。虽然对比文件未明确提及“虚栅极”，但其导电线条18a可广义对应“栅极”结构，而扩散区42或基板表面可广义对应“有源区”或触点连接目标。在绝缘层上形成开口以进行下层电连接是半导体工艺中的常见步骤。根据宽松的隐含公开判断标准，本领域技术人员有可能从对比文件公开的“在基板/导电结构上形成绝缘层并在其中蚀刻开口”这一技术方案，合理推断出“在栅极和有源触点上形成电介质层并在其上形成开口”的技术特征。两者作用均为为后续形成电连接提供通路。因此，该特征被认定为隐含公开。 |
| 技术特征D《未公开》<br>沉积于所述开口的侧壁上的第一隔离层 | 无直接或隐含对应的公开内容。 | 目标专利中，第一隔离层（如内衬1200）被特意沉积在开口1100的侧壁上，用于将随后形成的第一堆叠式触点1310与周围结构（如栅极）电隔离（见说明书[0062], [0064]段）。对比文件US06476490B1在描述接触开口48, 50, 64的形成以及导电插塞56, 58和导电材料66的填充过程中，完全没有提及在开口侧壁上沉积任何隔离层或间隔物。对比文件中仅提到了导电线条本身的绝缘帽盖26和侧壁间隔物28（见背景技术[0004]段），但这些是线条结构的一部分，并非在后续形成的接触开口中沉积的隔离层。本领域技术人员无法从对比文件毫无疑义地得出或合理推断出“在开口侧壁上沉积隔离层”这一具体工艺步骤或结构特征。因此，该特征未被对比文件公开。 |
| 技术特征E《隐含公开》<br>形成于所述开口中的第一堆叠式触点，所述第一堆叠式触点被电耦合至所述第一有源触点 | 详细描述部分，图8及相关描述：第二导电材料66形成在接触开口64中，并电耦合至有效接触垫（由导电线条18a的接触垫以及导电插塞56, 58构成）（见[0044]段）。 | 目标专利中，第一堆叠式触点1310形成于开口1100中，并电耦合至第一有源触点220（见说明书[0064]段）。对比文件US06476490B1中，导电材料66填充在接触开口64中，并与下方的有效接触垫（包括线条18a的接触垫）形成电连接。虽然对比文件中的“有效接触垫”由线条18a和两侧的导电插塞56、58共同构成，其直接耦合对象是线条18a（可视为一种“栅极”或互连线），而目标专利的堆叠式触点直接耦合至“有源触点”。然而，从广义的“在开口中形成导电结构以电耦合至下层导电部件”这一结构和技术手段来看，两者是相似的。根据宽松的隐含公开判断标准，本领域技术人员有可能从对比文件公开的“在开口中形成导电材料并与下层导电结构电耦合”这一方案，合理推断出“形成于开口中的堆叠式触点电耦合至有源触点”的特征。因此，该特征被认定为隐含公开。 |
| 技术特征F《未公开》<br>沉积于所述第一堆叠式触点的表面上与所述第一有源触点相对的盖层，侧壁上的所述第一隔离层将所述第一堆叠式触点与所述虚栅极电隔离 | 无直接或隐含对应的公开内容。 | 目标专利中，在形成第一堆叠式触点1310后，通过蚀刻使其表面凹陷，然后沉积内衬1600作为盖层（capping layer）（见说明书[0066]-[0068]段）。侧壁上的第一隔离层（内衬1200）的作用是将第一堆叠式触点与虚栅极（通过栅极触点810）电隔离（见说明书[0064], [0076]段）。对比文件US06476490B1完全没有描述在导电插塞或导电材料66上沉积盖层或类似保护层的步骤或结构。同时，对比文件也完全没有提及任何用于将所形成的触点或插塞与相邻“栅极”结构进行电隔离的侧壁隔离层。本领域技术人员无法从对比文件直接或隐含地得出如此具体且功能明确的结构组合。因此，该特征未被对比文件公开。 |
| 技术特征G《未公开》<br>穿过所述电介质层的第一通孔，所述第一通孔落在所述虚栅极上并通过所述盖层的一部分直接落在所述第一堆叠式触点的所述表面上以将所述第一堆叠式触点和所述第一有源触点电耦合至所述虚栅极以使所述虚栅极接地。 | 无直接或隐含对应的公开内容。 | 目标专利中，第一通孔2000穿过电介质层1002，落在虚栅极210（或栅极触点810）上，并通过盖层1600的一部分直接落在第一堆叠式触点1310的表面上，从而将第一有源触点220和虚栅极210电连接以实现接地（见说明书[0070]段，图20-21）。这是实现“虚栅极接地”这一发明目的的核心结构。对比文件US06476490B1中，导电材料66可以视为一个通孔或接触结构，它连接了下方的有效接触垫（包括线条18a）和上方的位线68（见[0044]段，图8）。然而，对比文件中的连接目的是形成位线接触，而非将某个“栅极”接地至“有源触点”。对比文件没有公开任何类似于“通孔同时落在栅极和堆叠式触点上以将它们电连接并实现栅极接地”的结构或目的。本领域技术人员无法从对比文件毫无疑义地得出或合理推断出该特征。因此，该特征未被对比文件公开。 |
| 技术特征H《未公开》<br>直接耦合在所述虚栅极和所述第一通孔之间的栅极触点，所述栅极触点在侧壁上具有第二隔离层，所述栅极触点被自对齐到所述第一有源触点以及和所述第一堆叠式触点自对齐。 | 无直接或隐含对应的公开内容。 | 目标专利中，栅极触点810直接形成在虚栅极210上，其侧壁具有第二隔离层（内衬600），并且该栅极触点被自对齐到第一有源触点220以及和第一堆叠式触点1310自对齐（见说明书[0055]-[0059], [0062]段）。对比文件US06476490B1中没有描述任何与“栅极触点”相对应的独立结构。对比文件中的导电线条18a本身可能作为被接触的目标，但并未在其上单独形成一个具有侧壁隔离层、且与相邻触点结构自对齐的“触点”结构。自对齐（self-aligned）是目标专利中的一个关键工艺特征，对比文件中完全没有提及。因此，该特征未被对比文件公开。 |
| 技术特征I《未公开》<br>毗邻于所述虚栅极的第二有源触点 | 无直接或隐含对应的公开内容。 | 类似技术特征B，目标专利中的“第二有源触点”是另一个与虚栅极相邻的有源触点（见说明书附图22A-22B）。对比文件US06476490B1中确实存在多个扩散区42和多个导电线条，但并未明确描述某一特定“第二有源触点”与“虚栅极”（该概念本身未被公开）存在“毗邻”关系。无法从对比文件直接或隐含得出此具体结构关系。因此，该特征未被对比文件公开。 |
| 技术特征J《未公开》<br>相邻的堆叠式触点，所述相邻的堆叠式触点电耦合至所述第二有源触点并和所述第二有源触点对齐，且和所述第一通孔自对齐，以将所述相邻的堆叠式触点与所述第一通孔电隔离。 | 无直接或隐含对应的公开内容。 | 目标专利中描述了相邻的堆叠式触点（如1320, 1330, 2302）与第一通孔2000自对齐以实现电隔离（见说明书[0074], [0077]段）。对比文件US06476490B1中，在导电线条18a两侧形成了导电插塞56和58（见图6）。虽然插塞56、58可以视为与线条18a相邻的触点，但对比文件并未描述这些插塞与任何“通孔”（如材料66）之间存在“自对齐”关系以实现电隔离。对比文件中插塞56、58的作用是与线条18a共同构成扩大的有效接触垫，而非与另一个通孔结构隔离。本领域技术人员无法从对比文件得出或推断出该特征。因此，该特征未被对比文件公开。 |
| 技术特征K《未公开》<br>所述第一通孔和所述栅极触点自对齐，并且所述第一堆叠式触点的所述侧壁上的所述第一隔离层被安排成至少部分地与所述第一有源触点交叠，所述第一隔离层的交叠部分将所述第一堆叠式触点的一部分与所述第一通孔的一部分电隔离。 | 无直接或隐含对应的公开内容。 | 该特征涉及第一通孔、栅极触点、第一堆叠式触点及其隔离层之间复杂的自对齐和交叠隔离关系（见说明书[0076]段）。这是目标专利中实现高密度、可靠隔离的关键布局设计。对比文件US06476490B1完全没有描述任何结构之间存在这种精密的“自对齐”和“交叠以电隔离”的关系。因此，该特征未被对比文件公开。 |
| 技术特征L《未公开》<br>有源栅极 | 无直接或隐含对应的公开内容。 | 目标专利中明确区分了“虚栅极”和“有源栅极”（见说明书[0046], [0074]段）。对比文件US06476490B1中的导电线条16a, 18a, 20a可能执行栅极功能，但文件中并未对其进行“有源”与“虚设”的区分。本领域技术人员无法从对比文件毫无疑义地得出存在特意定义的“有源栅极”这一特征。因此，该特征未被对比文件公开。 |
| 技术特征M《未公开》<br>毗邻于所述有源栅极的第二有源触点 | 无直接或隐含对应的公开内容。 | 类似技术特征B和I，目标专利中描述了毗邻有源栅极106的第二有源触点（如112-3, 112-4）（见说明书附图22A）。对比文件US06476490B1未公开“有源栅极”这一概念，因此更不存在与之“毗邻”的“第二有源触点”的明确教导。因此，该特征未被对比文件公开。 |
| 技术特征N《未公开》<br>第二堆叠式触点，所述第二堆叠式触点被电耦合至所述第二有源触点且在侧壁上包括将所述第二堆叠式触点与所述有源栅极电隔离的第二隔离层 | 无直接或隐含对应的公开内容。 | 该特征类似于技术特征E和F的组合，但针对不同的堆叠式触点（第二堆叠式触点）及其与有源栅极的隔离。对比文件US06476490B1中未公开“第二堆叠式触点”，也未公开任何触点侧壁具有用于与栅极隔离的“隔离层”。因此，该特征未被对比文件公开。 |
| 技术特征O《未公开》<br>以及电耦合至所述有源栅极且和所述第二堆叠式触点自对齐的第二通孔。 | 无直接或隐含对应的公开内容。 | 该特征类似于技术特征G的部分内容，但针对不同的通孔（第二通孔）及其与第二堆叠式触点的自对齐关系。对比文件US06476490B1中未描述任何通孔结构与下方触点之间存在“自对齐”关系。因此，该特征未被对比文件公开。 |
| 技术特征P《隐含公开》<br>其特征在于，所述器件被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统PCS单元、便携式数据单元、和/或位置固定的数据单元中。 | 对比文件未明确列出具体的终端设备。但其作为关于集成电路制造方法的专利，所制造的集成电路显然可以用于各种电子设备。 | 目标专利将器件集成到一系列电子设备中（见说明书[0084]段）。对比文件US06476490B1涉及集成电路的制造方法和结构。虽然对比文件没有明确列举移动电话等具体设备，但根据本领域公知常识，利用此类半导体制造方法生产的集成电路可以被广泛用于包括移动电话、计算机等在内的各种电子设备中。根据非常宽松的隐含公开判断标准，为了避免遗漏，本领域技术人员有可能从对比文件公开的“集成电路”这一主题，合理推断出该集成电路可被集成到诸如目标专利所列的电子设备中。因此，该特征被认定为隐含公开。 |
<<<c>>><<<e>>><<<p>>>