对比文件名称：2003-04-24_发明申请_WO2003033687A2 PLATE-THROUGH HARD MASK FOR MRAM DEVICES
目标专利名称：用于存储器器件的金属化工艺CN107924994B
模型名称：DeepSeek
作为资深专利代理师，我将对目标专利权利要求的技术特征与对比文件进行逐一比对。目标专利的核心在于提出一种为MRAM模块使用“专用”或“定制”的独立金属化层的方案，该金属化层不同于用于逻辑器件的金属化层，且不与逻辑器件共享，以简化集成并减少寄生效应。以下是我的评估。
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：所述方法包括：形成第一金属化层，所述第一金属化层耦合至器件的逻辑器件<br>**判断结果**：未公开 | 对比文件描述了形成第一导电线路（如位线/字线）的过程。例如，[0025]段：“The first insulating layer 134 is patterned, etched, and filled with a conductive material 112 to form first conductive lines 140, preferably in a damascene process.” 以及 [0028]段：“First conductive lines 140 comprise a first conductive material 112 preferably comprising a metal such as copper... First conductive lines 140 may be part of an M1 or M2 metallization layer, as examples.” | **直接公开判断**：对比文件公开了形成包含第一导电线路的金属化层（如M1、M2），这些线路用于MRAM阵列的读写操作（作为字线或位线）。然而，对比文件全文聚焦于MRAM器件本身的制造，并未提及“逻辑器件”（例如处理器、CMOS逻辑电路等），也未描述有任何金属化层是“耦合至器件的逻辑器件”的。目标专利中的“第一金属化层”是专门服务于逻辑器件的布线层。两者作用对象和目的完全不同。因此，本领域技术人员无法从对比文件毫无疑义地得出技术特征A。<br>**隐含公开判断**：对比文件公开了在集成电路中形成金属化层和导电线路。虽然可以合理推断一个集成电路可能包含逻辑器件和存储器，但对比文件并未描述有任何金属化层是专门为逻辑器件形成并与之耦合的。其描述的金属化层（M1、M2等）是MRAM结构的一部分（用于连接MTJ），而非独立服务于逻辑器件。因此，无法通过推理得出技术特征A。 |
| **技术特征B**：以及形成专用金属化层，所述专用金属化层耦合至所述器件的磁阻随机存取存储器MRAM模块，<br>**判断结果**：未公开 | 对比文件详细描述了MRAM模块（如磁性隧道结MTJ）的形成以及与导电线路的连接。例如，[0029]段：“Next, a magnetic stack material 142 layer is formed over first conductive lines 140...”，[0034]段描述形成硬掩模并图案化磁性堆叠材料以形成MTJ（MJT's 114），[0035]段描述形成第二导电线路152和触点153。 | **直接公开判断**：对比文件确实公开了形成MRAM模块（即MTJ阵列）以及与之耦合的导电线路（如140， 152）。然而，技术特征B明确限定该金属化层为“专用金属化层”。在目标专利的语境下，“专用”意味着该金属化层是专门为MRAM模块定制的，独立于逻辑器件的布线层。对比文件中的金属化层（如M1， M2， M3）是常规BEOL工艺的一部分，用于构建MRAM器件所需的字线和位线，并未被描述为相对于逻辑器件布线而言“专用”或“定制”的额外插入层。因此，未被直接公开。<br>**隐含公开判断**：对比文件公开了为MRAM器件形成导电线路和触点，这些结构在功能上耦合至MRAM模块。从广义上讲，这些导电线路属于“金属化层”的组成部分。然而，目标专利“专用金属化层”的核心在于其“专用性”和“独立性”，即它是不与逻辑器件共享的、定制的插入层。对比文件并未暗示或提供任何信息表明其所描述的金属化层具有这种相对于逻辑器件的“专用”属性。因此，无法合理推断出技术特征B所定义的“专用金属化层”。 |
| **技术特征C**：其中所述专用金属化层不同于所述第一金属化层，并且其中所述专用金属化层不与所述逻辑器件共享。<br>**判断结果**：未公开 | 对比文件提到了不同的金属化层（如M1， M2， M3），例如[0017]段：“the magnetic stack is usually located at the intersection of two metal wiring levels, for example, at the intersection of metal 2 (M2) and metal 3 (M3) layers”。 | **直接公开判断**：对比文件公开了MRAM结构中涉及不同的金属化层（如M2和M3）。然而，技术特征C包含两个关键限定：(1) 专用金属化层不同于第一金属化层；(2) 专用金属化层不与逻辑器件共享。对于(1)，对比文件中不同的金属层（M2， M3）都是MRAM结构内部的层级关系。而目标专利中“不同于”的核心含义在于“专用金属化层”服务于MRAM，而“第一金属化层”服务于逻辑器件，两者功能和服务对象截然不同。对于(2)，对比文件全文未提及“逻辑器件”，更无从讨论“共享”与否。因此，本领域技术人员无法从对比文件得出技术特征C。<br>**隐含公开判断**：基于对比文件未公开“逻辑器件”以及服务于逻辑器件的“第一金属化层”，因此无法推理出“专用金属化层”与“第一金属化层”之间具有目标专利所定义的“不同且不共享”的关系。该特征是目标专利为解决特定技术问题（避免共享、减少寄生效应）而提出的核心架构，对比文件中没有相应基础。 |
| **技术特征D**：其特征在于，所述第一金属化层是使用后端制程BEOL金属化工艺来形成的，其中所述专用金属化层是使用专用于形成与所述MRAM模块相关联的一个或多个组件的金属化工艺来形成的。<br>**判断结果**：未公开 | 对比文件提到了在BEOL中制造MRAM，例如[0017]段：“To manufacture MRAM devices, typically, magnetic metal stacks are embedded in the back-end-of-line (BEOL) while manufacturing the integrated circuits (ICs)。” 对比文件也描述了形成导电线路的工艺，如镶嵌工艺[0025]。 | **直接公开判断**：对比文件公开了MRAM在BEOL制造，并且其中形成金属线路（如第一导电线路140、第二导电线路152）使用了镶嵌工艺等BEOL典型工艺。然而，技术特征D明确区分了两种工艺：用于逻辑器件“第一金属化层”的BEOL工艺，和用于MRAM“专用金属化层”的专用于MRAM组件的工艺。目标专利强调后者是“专用”或“定制”的。对比文件描述的所有金属化工艺（镶嵌等）都是用于构建MRAM器件本身的常规BEOL工艺步骤，并未将其区分为一个服务于逻辑的通用BEOL工艺和一个服务于MRAM的专用定制工艺。因此，未被直接公开。<br>**隐含公开判断**：对比文件公开了在BEOL流程中使用特定工艺（如镶嵌）形成MRAM的相关金属结构。可以理解为这些工艺是用于形成MRAM组件的。然而，技术特征D的限定包含了对比关系：第一金属化层用BEOL工艺，专用金属化层用专用工艺。由于对比文件未揭示服务于逻辑器件的第一金属化层及其工艺，因此无法建立这种工艺上的区分和对比。无法隐含公开。 |
| **技术特征E**：其特征在于，所述BEOL金属化工艺指定正整数n个金属化层，并且其中所述器件包括至少n+1个金属化层。<br>**判断结果**：未公开 | 对比文件未提及任何关于BEOL工艺指定金属化层数量（n）以及器件最终包含n+1个金属化层的内容。 | **直接公开判断**：对比文件完全没有涉及BEOL金属化工艺所指定的金属化层总数（n）的概念，更没有描述通过添加额外金属化层（达到n+1）来实现特定功能。因此，本领域技术人员无法从对比文件得出技术特征E。<br>**隐含公开判断**：对比文件描述了MRAM结构涉及多个金属层（如M2， M3），但并未将其置于一个“指定了n层”的BEOL工艺框架下，也未暗示总层数超出了某个预定数量。该特征是目标专利中关于“插入”专用层的量化描述，对比文件中没有相应基础进行推理。 |
| **技术特征F**：其特征在于，形成所述专用金属化层包括执行镶嵌工艺以形成所述一个或多个组件，并且其中所述一个或多个组件包括以下一者或多者：所述MRAM模块的位线或所述MRAM模块的阵列触点。<br>**判断结果**：隐含公开 | 对比文件多次描述了使用镶嵌工艺形成导电线路，这些线路在MRAM中用作字线或位线。[0025]段：“The first insulating layer 134 is patterned, etched, and filled with a conductive material 112 to form first conductive lines 140, preferably in a damascene process.” [0035]段：“A damascene process may be used to form second conductive lines 152 and contacts 153 within the third insulating layer 150...” 此外，[0005]和[0021]段指出这些导电线路（如12， 22）作为字线和位线。 | **直接公开判断**：技术特征F是“专用金属化层”形成的具体特征。由于对比文件未公开“专用金属化层”这一上位概念（技术特征B），因此无法直接得出“专用金属化层的形成包括执行镶嵌工艺”。然而，镶嵌工艺和MRAM位线/触点这些下位技术手段本身被对比文件公开。<br>**隐含公开判断**：根据宽松的隐含公开标准，对比文件确实公开了在MRAM制造中“执行镶嵌工艺以形成导电线路/触点”（对应“形成所述一个或多个组件”），并且这些导电线路在MRAM中起到位线的作用（对应“所述MRAM模块的位线”）。尽管对比文件未明确使用“阵列触点”一词，但其描述的“contacts 153”即是连接MTJ的触点，属于“阵列触点”的范畴。因此，本领域技术人员阅读对比文件后，有可能推理出“通过镶嵌工艺形成MRAM位线或触点”的技术方案。这意味着如果承认存在一个“用于MRAM的金属化层”，那么其形成方式可能包含对比文件公开的这些工艺和组件。因此，技术特征F被对比文件隐含公开。 |
| **技术特征G**：其特征在于，进一步包括在形成所述专用金属化层之后形成第三金属化层，其中所述第一金属化层与第一节距相关联，所述第一节距小于与所述第三金属化层相关联的第二节距，其中所述专用金属化层被配置成利用所述第一金属化层的所述第一节距来形成与所述MRAM模块相关联的一个或多个组件，并且其中所述一个或多个组件包括基于电阻的存储元件。<br>**判断结果**：未公开 | 对比文件提到了不同的金属层（如M2， M3），例如[0017]段。但未比较它们的节距（pitch）。对比文件描述了磁性隧道结（MTJ）作为基于电阻的存储元件，例如[0032]，[0034]段。 | **直接公开判断**：技术特征G涉及多个限定：形成第三金属化层、第一和第三金属化层的节距比较、专用金属化层利用第一金属化层的节距、以及组件包括基于电阻的存储元件。对比文件仅公开了“基于电阻的存储元件”（即MTJ）。对于其他限定：1）对比文件未明确描述在某个“专用金属化层”之后“形成第三金属化层”的先后顺序和依赖关系；2）对比文件完全没有提及任何金属化层的“节距”（pitch），更没有对不同金属层的节距进行比较；3）尤其未公开“专用金属化层被配置成利用所述第一金属化层的所述第一节距”这一关键构思，该构思是目标专利实现高密度存储的核心。因此，未被直接公开。<br>**隐含公开判断**：对比文件描述了MRAM结构包含多个金属层和MTJ。然而，关于节距差异、利用较小节距实现高密度、以及专用层配置来利用该节距等具体技术构思，对比文件中没有任何提示或描述。这些是目标专利的特定设计规则和优势所在，无法从对比文件隐含得出。 |
| **技术特征H**：其特征在于，所述第一节距是遵循所述器件的后端制程BEOL金属化工艺的特定节距。<br>**判断结果**：未公开 | 对比文件未提及任何关于BEOL金属化工艺的“特定节距”的内容。 | **直接公开判断**：对比文件完全没有涉及BEOL工艺中的节距设计规则。因此，本领域技术人员无法从对比文件得出技术特征H。<br>**隐含公开判断**：在半导体制造中，金属化层的节距通常由工艺设计规则决定，这是一个公知常识。然而，技术特征H是将“第一节距”明确限定为“遵循BEOL金属化工艺的特定节距”。由于对比文件既未公开“第一节距”，也未将其与“BEOL工艺的特定节距”相关联，因此，即使结合公知常识，也无法从对比文件的内容中推理出该特定限定。 |
| **技术特征I**：其特征在于，所述第一金属化层具有第一密度，所述第一密度大于与所述第三金属化层相关联的第二密度。<br>**判断结果**：未公开 | 对比文件未讨论任何金属化层的“密度”比较。 | **直接公开判断**：对比文件完全没有涉及金属化层的密度（通常与节距相关）及其比较。因此，本领域技术人员无法从对比文件得出技术特征I。<br>**隐含公开判断**：对比文件中没有任何关于金属化层密度的描述或暗示。该特征无法从对比文件推理得出。 |
| **技术特征J**：其特征在于，形成所述第一金属化层和形成所述专用金属化层是通过处理器执行指令来发起的。<br>**判断结果**：未公开 | 对比文件是一份纯粹的制造工艺描述文件，未提及任何计算机控制、处理器或通过执行指令发起制造过程的内容。 | **直接公开判断**：对比文件完全没有涉及制造过程的自动化控制或计算机发起。因此，本领域技术人员无法从对比文件得出技术特征J。<br>**隐含公开判断**：在现代半导体制造中，使用计算机控制工艺设备是普遍的。但这属于本领域的公知常识，而非对比文件本身公开或隐含的内容。技术特征J要求“通过处理器执行指令来发起”这一具体动作，对比文件的文本中并未提供任何基础来推理出这一特征。 |
### 总结与结论
经过逐项比对分析，对比文件WO2003033687A2主要公开了一种用于MRAM器件磁性隧道结图案化的硬掩模形成工艺（plate-through技术）。尽管其描述了在BEOL中制造MRAM、使用镶嵌工艺形成导电线路（可作为位线）、以及形成磁性隧道结（基于电阻的存储元件）等技术内容，但其技术焦点和整体构思与目标专利存在根本差异。
目标专利的核心贡献在于提出了一种**金属化层的架构创新**：为MRAM模块引入一个独立于逻辑器件布线层（第一金属化层）的“专用金属化层”，该专用层被插入在具有不同特性（如节距、密度）的金属层之间，从而避免共享、简化设计、减少寄生效应。对比文件**并未公开或暗示这一核心架构**。具体而言：
1. 对比文件未提及“逻辑器件”以及服务于逻辑器件的“第一金属化层”。
2. 对比文件未描述专为MRAM定制、且与逻辑器件布线层独立/不共享的“专用金属化层”概念。
3. 对比文件未涉及目标专利中关于金属化层数量（n与n+1）、节距差异利用、密度比较等具体设计规则。
4. 对比文件未描述通过处理器执行指令发起制造过程。
因此，除了技术特征F（关于镶嵌工艺形成位线/触点）可能被认为被对比文件**隐含公开**外，目标专利权利要求的其他技术特征（A, B, C, D, E, G, H, I, J）均未被对比文件直接公开或隐含公开。技术特征F的隐含公开是基于其工艺细节本身被公开，但脱离了目标专利“专用金属化层”的核心架构上下文。
<<<f>>>