# 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：其包括：超声波接收器，用于检测在所述超声波接收器的第一表面处接收到的超声波能量，《隐含公开》 | [0003] “A piezoelectric material generates an electric charge in response to an applied mechanical stress. This so-called piezoelectric effect may be utilized to generate a voltage across the surfaces where the mechanical forces are applied to the piezoelectric material... A piezoelectric pressure/stress sensor produces a voltage across the piezoelectric material in response to pressure or stress exerted on the piezoelectric material.” | 对比文件公开了压电材料能够响应机械应力产生电荷，从而构成压力/应力传感器。超声波本质上是一种机械应力（声波压力）。因此，本领域技术人员可以合理推断，将对比文件所述的压电传感器用于检测超声波能量（即声波压力）是显而易见的应用。虽然对比文件未明确提及“超声波接收器”，但其描述的压电传感功能与目标专利中超声波接收器的检测功能在物理原理和作用上相同，都是将机械能（压力/应力）转换为电信号。因此，该技术特征被对比文件隐含公开。 |
| **技术特征B**：所述超声波接收器包含安置在衬底上的像素电路的阵列，《未公开》 | 未找到相关内容。 | 对比文件描述的压电器件结构包括电极（第一电极、第二电极）和其间的多孔压电薄膜（[0096] (C1)）。整个文件未提及任何形式的“像素电路的阵列”，也未提及在衬底上安置具有独立传感单元的阵列结构。目标专利中像素电路阵列是实现空间分辨传感（如指纹成像）的关键结构。对比文件的器件是一个整体传感单元，不具备像素化特征。因此，该技术特征未被公开。 |
| **技术特征C**：其中通过如下操作制造所述超声波接收器：将含有聚合物的溶液涂布到像素电路的所述阵列的第一侧上，《未公开》 | [0056] “Step 510 includes depositing a polymer solution, such as a PVDF solution, onto a substrate... Step 510 may utilize a deposition method known in the art including, but not limited to, casting, dip coating, spin coating, spray coating...” | 对比文件确实公开了将含有聚合物（如PVDF）的溶液沉积（涂布）到衬底（如电极）上的步骤。然而，对比文件中涂布的对象是“衬底”或“电极”（[0056]），而目标专利中涂布的对象是特定的“像素电路的阵列”。由于技术特征B（像素电路阵列）未被公开，因此将溶液涂布到该特定对象上的技术特征也无法成立。作用不同：在对比文件中，涂布是为了形成整体的多孔压电膜；在目标专利中，涂布是为了在预先形成的像素阵列上形成与之电接触的压电层。因此，该技术特征未被公开。 |
| **技术特征D**：所述阵列中的每一个像素电路包含至少一个薄膜晶体管TFT元件和像素输入电极《未公开》 | 未找到相关内容。 | 对比文件全文未提及“薄膜晶体管（TFT）”、“像素电路”或“像素输入电极”。目标专利中的TFT元件和像素输入电极构成了每个像素的有源读取电路，是实现电信号放大和寻址的关键。对比文件的器件结构简单，仅涉及两个电极直接连接压电薄膜，没有此类有源像素电路。因此，该技术特征未被公开。 |
| **技术特征E**：使所述聚合物结晶以形成结晶聚合物层《直接公开》 | [0070] “In the embodiment of step 540 specific to Example I, polymer film 610(3) is simultaneously dried and annealed at approximately 120°C for about 60 minutes to ensure complete evaporation of the solvent. This forms polymer film 610(4).” <br> [0084] “PVDF-TrFE copolymer has a high piezoelectric coefficient... PVDF-TrFE generally exhibits good piezoelectric behavior and a single all-trans polar crystalline phase (β-phase)...” <br> [0085] “XRD curves 1012 and 1014 are plotted as intensity 1002 versus diffraction angle (20) 1001... a sharp peak 1016 is located at 20.08° for both XRD curve 1012 and XRD curve 1014. The peak at 20=20.08 is assigned to (110) (200) reflection from ferroelectric polymer crystals... This result shows that the porous film crystallinity is not affected by the phase separation processing of method 500.” | 对比文件明确公开了在制造多孔PVDF-TrFE薄膜的工艺中，包含一个在约120°C下退火（annealed）的步骤（[0070]），该步骤是干燥和结晶过程的一部分。文件进一步通过XRD数据（[0085]）证实了所制备的薄膜具有铁电聚合物晶体结构（β相），即形成了结晶聚合物层。使聚合物结晶是获得压电性的必要步骤，在对比文件和目标专利中作用相同：将非晶或部分结晶的聚合物转化为具有压电活性的结晶相。因此，本领域技术人员能够毫无疑义地从对比文件中得出“使聚合物结晶以形成结晶聚合物层”的技术方案。 |
| **技术特征F**：以及执行成极工艺，其包含跨越所述结晶聚合物层施加电场以形成压电层以使得所述压电层与所述像素输入电极电接触《部分直接公开，部分未公开》 | [0070] “In the embodiment of step 560 specific to Example I, the electrical poling process over polymer film 610(4) is performed by applying a 75 Volt/micron electrical field between the two electrodes for about 30 minutes at 90°C and during subsequent cooling of the polymer film to room temperature.” | 对比文件直接公开了“执行成极工艺，其包含跨越所述结晶聚合物层施加电场”（[0070]），其作用与目标专利相同：对齐压电材料的偶极矩，使其具有压电性。<br>**但是**，对比文件**未公开**成极后形成的压电层“与所述像素输入电极电接触”。因为对比文件中根本不存在“像素输入电极”（技术特征D未公开）。对比文件中，压电层是与简单的平面电极（第一电极和第二电极）接触的。因此，技术特征F中关于“以使得所述压电层与所述像素输入电极电接触”的限定未被公开。 |
| **技术特征G**：以及沉积在所述压电层上的接收器偏置电极，其中所述接收器偏置电极经配置以控制相应信号被传递至所述TFT元件。《未公开》 | [0056] “In an optional step 550, an electrode 640 is deposited on dense surface 614... Electrode 640 may cover all of dense surface 614 or a portion thereof.” | 对比文件公开了在多孔压电薄膜的致密表面（dense surface）上沉积一个电极（第二电极）（[0056]）。然而，该电极在对比文件中的作用是与第一电极一起为压电薄膜提供电接口（[0096] (C1)），用于收集电荷或施加电压。目标专利中的“接收器偏置电极”被具体配置为“控制相应信号被传递至所述TFT元件”，这涉及到与下层像素阵列（特别是TFT）的协同工作，以选通或偏置传感信号。由于对比文件不存在TFT元件和像素电路阵列，其电极不具备这种针对像素电路的信号控制功能。因此，该技术特征未被公开。 |
| **技术特征H**：其中所述像素输入电极是由导电薄膜形成的。《未公开》 | 未找到相关内容。 | 该特征是对技术特征D中“像素输入电极”的进一步限定。由于技术特征D（像素输入电极）本身未被公开，因此对其材质的具体限定自然也未被公开。对比文件中没有相应结构。 |
| **技术特征I**：其中将含有聚合物的溶液涂布到像素电路的所述阵列的第一侧上包含将助粘剂涂布到所述像素电路阵列上。《未公开》 | 未找到相关内容。 | 对比文件描述了将聚合物溶液直接沉积到衬底（电极）上，未提及在沉积前或沉积过程中使用“助粘剂”。该特征是目标专利制造工艺中的一个特定步骤，用于改善压电层与下层基板（像素阵列）的结合。对比文件未公开此步骤。 |
| **技术特征J**：其中通过旋涂、槽缝式涂布、浸渍、施配或喷射执行涂布含有所述聚合物的所述溶液。《直接公开》 | [0056] “Step 510 may utilize a deposition method known in the art including, but not limited to, casting, dip coating, spin coating, spray coating, thermal spray coating, drop coating, painting, and a combination thereof.” | 对比文件在描述沉积聚合物溶液时，明确列举了包括旋涂（spin coating）、浸渍（dip coating）、喷射（spray coating）在内的多种涂布方法。施配（dispensing）可被理解为“drop coating”或“casting”的一种方式。虽然未明确提及“槽缝式涂布”，但所列方法已涵盖了目标专利所述的多种主要溶液涂布工艺，且作用相同：将聚合物溶液均匀施加到基板上。因此，本领域技术人员能够毫无疑义地得出这些涂布方法。 |
| **技术特征K**：其中所述聚合物包含铁电聚合物。《直接公开》 | [0063] “The polymer is, for example, polyvinylidene fluoride (PVDF), a derivative of PVDF, and/or polyvinylidenedifluoride-trifluoroethylene (PVDF-TrFE).” <br> [0084] “PVDF-TrFE copolymer has a high piezoelectric coefficient... Copolymers like TrFE can create artificial defects to decrease the energy to crystallize into the all-trans form.” | 对比文件明确将PVDF及其共聚物PVDF-TrFE作为实例聚合物，并指出PVDF-TrFE具有高压电系数，是铁电聚合物。铁电性是PVDF类材料具备压电性的前提。因此，对比文件直接公开了使用铁电聚合物作为压电层的材料。 |
| **技术特征L**：其中所述聚合物具有特性居里温度和熔点，并且使所述聚合物结晶包含在所述居里温度与所述熔点之间的温度下焙烤所述聚合物至少一小时。《隐含公开》 | [0070] “In the embodiment of step 540 specific to Example I, polymer film 610(3) is simultaneously dried and annealed at approximately 120°C for about 60 minutes...” <br> [0085] “According to these DSC results, the PVDF solid film and porous films, with or without dense surface, are piezoelectric due to the existence of β-phase crystallites... Tm 1054 remains at 154°C for all three structures.” | 对比文件公开了在约120°C下对PVDF-TrFE薄膜进行退火（焙烤）60分钟（即至少一小时）（[0070]）。同时，对比文件通过DSC数据指出PVDF-TrFE的熔化温度（Tm）约为154°C（[0085]）。对于PVDF-TrFE这类铁电聚合物，其居里温度（Tc）低于熔点，DSC曲线也显示了相变温度（Tc）。虽然对比文件未明确提及“居里温度”一词，但本领域技术人员公知PVDF-TrFE具有明确的居里温度，且结晶/退火过程通常在其居里温度以上、熔点以下进行以促进β相结晶。对比文件在120°C（介于Tc和Tm之间）退火1小时的步骤，实质上公开了在居里温度与熔点之间的温度下焙烤聚合物至少一小时以使聚合物结晶的技术方案。因此，该技术特征被隐含公开。 |
| **技术特征M**：其中在执行所述成极工艺之前，施加导电材料以将所述像素电路的端子电短路到接地。《未公开》 | 未找到相关内容。 | 该特征是目标专利中为保护敏感的TFT像素电路在成极时免受高压损坏而采取的特定防护措施。对比文件虽然描述了成极工艺，但其器件结构简单，仅包含两个电极和压电膜，没有需要保护的TFT像素电路。因此，对比文件既未提及“像素电路的端子”，也未提及在成极前施加导电材料将其短接到接地。 |
| **技术特征N**：其中所述导电材料是导电橡胶或导电墨水。《未公开》 | 未找到相关内容。 | 该特征是对技术特征M中“导电材料”的具体限定。由于技术特征M本身未被公开，因此对其材料的具体限定自然也未被公开。 |
| **技术特征O**：其中所述接收器偏置电极包含第一铜子层和第二镍子层。《未公开》 | [0070] “In the embodiment of step 550 specific to Example I, a 200 nanometer thick copper electrode is deposited on polymer film 610(4) to form electrode 640.” | 对比文件公开了在压电薄膜上沉积“铜电极”（[0070]），但未提及该电极具有“第一铜子层和第二镍子层”的复合结构。目标专利的特定双层结构（Cu/Ni）未被公开。 |
| **技术特征P**：其中所述第一铜子层是150埃厚，并且所述第二镍子层是850埃厚。《未公开》 | 未找到相关内容。 | 该特征是对技术特征O中电极子层厚度的具体数值限定。由于技术特征O（特定的Cu/Ni子层结构）未被公开，因此对其厚度的具体数值限定自然也未被公开。 |
<<<E>>><<<J>>><<<K>>>
<<<a>>><<<l>>>