对比文件名称：US2013122665A1_Description_20260309_2009
目标专利名称：249具有扩散势垒区的晶体管CN105981145B
模型名称：专利创造性评估模型
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：基板<br>**《直接公开》** | [0038] “Finally, a silicon substrate 106 is added to act as a handling substrate.”<br>（最后，添加硅衬底106作为处理衬底。） | 对比文件明确公开了半导体器件包括硅衬底（substrate）106。本领域技术人员能毫无疑义地得出该技术特征。该衬底在对比文件中作为器件的支撑基板，与目标专利中基板的作用（作为器件的支撑基础）相同。因此，技术特征A被对比文件直接公开。 |
| **技术特征B**：形成在所述基板的第一区域的表面上的扩散势垒区，其中所述扩散势垒区是使用具有第一带隙能量的第一材料形成的<br>**《未公开》** | [0038] “Below the thin buried oxide 101, an ultra-thin silicon nitride 102 is used to protect a metallic backgate (BG) 103 from delaminating... Finally, a silicon substrate 106 is added...”<br>（在薄埋氧层101下方，使用超薄氮化硅102来保护金属背栅极（BG）103免于分层...最后，添加硅衬底106...） | 目标专利的“扩散势垒区”是专为阻止掺杂物扩散而设计的，由具有高带隙能量的特定材料（如III-V/II-VI族化合物）形成。对比文件中位于埋氧层101和衬底106之间的结构是“超薄氮化硅102”和“金属背栅极103”，其功能是保护背栅金属和作为电极（见[0036]“metallic backgate (BG)...to regulate the front gate Vt”），完全没有提及任何关于阻止掺杂物扩散或具有特定带隙能量以形成势垒的作用。因此，对比文件既未直接公开也未隐含公开技术特征B。 |
| **技术特征C**：形成在所述扩散势垒区的表面上的沟道区，其中所述沟道区使用具有低于所述第一带隙能量的第二带隙能量的第二材料形成<br>**《未公开》** | [0038] “The initial structure can include an ultra-thin silicon-on-insulator (SOI) layer 100, hereinafter also referred to as extremely-thin SOI channel or ETSOI superimposed on an ultra-thin buried oxide (BOX) layer 101.”<br>（初始结构可包括超薄绝缘体上硅（SOI）层100，下文也称为极薄SOI沟道或ETSOI，其叠加在超薄埋氧（BOX）层101上。） | 对比文件公开了ETSOI层100作为沟道区。然而，目标专利的沟道区是“形成在扩散势垒区表面上”且“使用具有低于第一带隙能量的第二带隙能量的第二材料形成”，其与扩散势垒区存在特定的材料和能带关系。对比文件的ETSOI层（硅）形成在埋氧层101上，与下方的氮化硅102/金属背栅103之间不存在所述的材料带隙能量关系，也未提及任何关于“第二带隙能量”低于“第一带隙能量”的特征。因此，对比文件未公开技术特征C。 |
| **技术特征D**：以及耦合到所述基板的所述第一区域的背栅触点，所述背栅触点延伸到所述基板的所述第一区域中。<br>**《未公开》** | [0047] “Contact trenches are then opened by RIE to contact to the backgate metal. The contact trenches are filled preferably with evaporated metal for BG contact.”<br>（然后通过RIE打开接触沟槽以连接到背栅金属。接触沟槽优选填充蒸发的金属以用于BG接触。）<br>[0050] “...in which the backgate is protected by ultra-thin silicon nitride layers.”<br>（...其中背栅由超薄氮化硅层保护。） | 对比文件公开了“背栅触点”（BG contact），它延伸到并接触“背栅金属”层103。然而，目标专利的背栅触点是“耦合到基板的第一区域”并“延伸到基板的第一区域中”。根据目标专利说明书（如[0031]段），该“第一区域”是“重掺杂区”，其作为背栅。对比文件的背栅触点是连接到独立的“金属背栅层”103，而非连接到基板（衬底106）的某个掺杂区域。两者结构和电连接对象不同。因此，对比文件未公开技术特征D。 |
| **技术特征E**：其特征在于，所述第一区域具有比所述沟道区更高的掺杂浓度。<br>**《未公开》** | 对比文件未提及基板（衬底106）或其任何区域具有掺杂浓度，也未提及ETSOI沟道层100的掺杂浓度，更没有对两者浓度进行比较。 | 目标专利的特征E限定了基板的第一区域（即重掺杂区）的掺杂浓度高于沟道区。这是实现超锐逆掺杂分布的关键。对比文件全文未涉及任何关于衬底区域掺杂浓度与沟道区浓度的比较，也未提及“重掺杂区”的概念。因此，该技术特征未被对比文件公开。 |
| **技术特征F**：其特征在于，所述第一材料包括III-V族复合物或II-VI族复合物。<br>**《未公开》** | [0039] “Semiconductor substrate 106 can also comprise an organic semiconductor or a layered semiconductor such as Si/SiGe.” 以及全文未提及III-V或II-VI族复合物用于形成扩散势垒区或类似结构。 | 目标专利的特征F限定了扩散势垒区的材料为III-V或II-VI族复合物。对比文件中与“扩散势垒区”可能对应的结构是氮化硅102或金属钨103，这些材料均不属于III-V或II-VI族复合物。对比文件虽然提到衬底可包括GaAs等（见[0039]），但这是针对衬底材料的举例，并非用于形成扩散势垒区。因此，该材料特征未被公开。 |
| **技术特征G**：其特征在于，所述第一材料包括砷化铝或砷化铟铝。<br>**《未公开》** | 对比文件全文未提及砷化铝（AlAs）或砷化铟铝（InAlAs）。 | 目标专利的特征G进一步限定了第一材料的具体示例。对比文件完全没有提及这些特定材料。因此，该技术特征未被公开。 |
| **技术特征H**：其特征在于，所述第二材料包括砷化镓或砷化铟镓。<br>**《未公开》** | 对比文件公开的沟道区是ETSOI层100，其为硅（Si）层（见[0038]“silicon-on-insulator (SOI) layer”）。全文未提及使用砷化镓（GaAs）或砷化铟镓（InGaAs）作为沟道材料。 | 目标专利的特征H限定了沟道区材料的具体示例。对比文件的沟道材料是硅，与目标专利限定的材料不同。因此，该技术特征未被公开。 |
| **技术特征I**：其特征在于，所述沟道区和所述第一区域是基于超锐逆掺杂分布来掺杂的。<br>**《未公开》** | 对比文件未提及“超锐逆掺杂分布”（super-steep retrograde doping profile）。 | 目标专利的特征I限定了沟道区和第一区域的掺杂方式。这是本专利要解决的技术问题（降低掺杂物扩散）所依赖的掺杂分布。对比文件未涉及此概念。因此，该技术特征未被公开。 |
| **技术特征J**：其特征在于，进一步包括：形成在所述沟道区的表面上的介电层<br>**《直接公开》** | [0043] “The initial device is provided with a gate stack that includes a high-k oxide layer 131 on an upper surface of the recessed ETSOI channel layer...”<br>（初始器件提供有栅极叠层，该叠层包括在凹陷的ETSOI沟道层上表面上的高k氧化物层131...） | 对比文件明确公开了在沟道区（ETSOI层100）上表面上形成介电层（高k氧化物层131）。该介电层在对比文件中作为栅极叠层的一部分，起到栅介质的作用，与目标专利中介电层的作用（同样作为栅介质，见图1/120）相同。因此，技术特征J被直接公开。 |
| **技术特征K**：形成在所述介电层的表面上的金属栅极<br>**《直接公开》** | [0043] “...and is followed by a high-k metal gate (MGHK) 132 superimposed on top of the high-k oxide layer.”<br>（...随后是高k金属栅极（MGHK）132叠加在高k氧化物层上。） | 对比文件明确公开了在介电层（高k氧化物层131）上形成金属栅极（MGHK 132）。该金属栅极在对比文件中作为前栅极，与目标专利中金属栅极的作用（作为控制电极）相同。因此，技术特征K被直接公开。 |
| **技术特征L**：形成在所述扩散势垒区的所述表面上的源极区<br>**《隐含公开》** | [0043] “The MOSFET device further includes a source region and a drain region (not shown) located within the ETSOI channel 100 at the footprint of the gate stack.”<br>（MOSFET器件还包括位于栅极叠层覆盖下的ETSOI沟道100内的源极区和漏极区（未示出）。）<br>[0046] “In the active source-drain (SD) region, a raised source and drain (RSD) 130 is added, abutting at the spacers.”<br>（在有源源漏（SD）区，添加了抬高的源极和漏极（RSD）130，紧邻间隔件。） | 目标专利的源极区形成在扩散势垒区的表面上。对比文件公开了源极区（包括抬高的RSD 130）位于ETSOI沟道层100中/上。在对比文件的结构中，ETSOI层100下方是埋氧层101，再下方是氮化硅102/金属背栅103。本领域技术人员知晓，在SOI或类似结构中，源/漏区必然与沟道区（此处为ETSOI层）相连，并实质上形成在沟道区下方的绝缘层（此处为埋氧层101及更下方的结构）的“表面”之上。尽管对比文件未明确点出“扩散势垒区的表面”，但其结构布局（源/漏区-沟道区-下方叠层）与目标专利对应（源/漏区-沟道区-扩散势垒区）。考虑到特征B（扩散势垒区）本身未被公开，但若仅考虑“形成在所述扩散势垒区的所述表面上的源极区”这一位置关系，可以合理推断，如果存在一个位于沟道区下的层（无论其是否为扩散势垒区），源极区通过沟道区间接位于该层之上。结合对比文件公开了源极区，可以认为其隐含公开了源极区位于下方叠层（对应于目标专利中扩散势垒区的位置）之上的技术方案。 |
| **技术特征M**：形成在所述扩散势垒区的所述表面上的漏极区<br>**《隐含公开》** | [0043] “The MOSFET device further includes a source region and a drain region (not shown) located within the ETSOI channel 100 at the footprint of the gate stack.”<br>[0046] “In the active source-drain (SD) region, a raised source and drain (RSD) 130 is added, abutting at the spacers.” | 理由与技术特征L相同。对比文件明确公开了漏极区（RSD 130）。根据器件结构，漏极区同样位于ETSOI沟道层中/上，因此也隐含地位于下方叠层（对应于目标专利中扩散势垒区的位置）之上。 |
| **技术特征N**：毗邻于所述源极区的第一浅沟槽隔离区<br>**《直接公开》** | [0041] “...with the STI acting as an isolation barrier between subsequent pFET and nFET devices (not shown).”<br>（...STI作为后续pFET和nFET器件（未示出）之间的隔离势垒。）<br>[0042] “Oxide 107 fills the recess forming a Shallow Trench Isolation (STI).”<br>（氧化物107填充凹陷形成浅沟槽隔离（STI）。）<br>图3-7显示了STI 107的位置，其毗邻于有源区（包含源/漏区）。 | 对比文件明确公开了浅沟槽隔离（STI）区107，并说明了其隔离作用。从附图（如FIG. 3, 7）可以看出，STI区107毗邻于器件的有源区，该有源区包含源极区和漏极区。因此，本领域技术人员能毫无疑义地得出存在毗邻于源极区的浅沟槽隔离区。该隔离区在对比文件中用于器件隔离，与目标专利中浅沟槽隔离区的作用相同。因此，技术特征N被直接公开。 |
| **技术特征O**：以及毗邻于所述漏极区的第二浅沟槽隔离区。<br>**《直接公开》** | 同上。对比文件公开的STI结构通常成对出现以隔离单个器件的有源区（见FIG. 7）。因此，必然存在另一个STI区毗邻于漏极区。 | 基于与技术特征N相同的理由，对比文件公开的STI隔离结构必然包括毗邻于漏极区的部分。本领域技术人员能直接且毫无疑义地得出该技术特征。因此，技术特征O被直接公开。 |
| **技术特征P**：其特征在于，所述扩散势垒区介于所述沟道区和所述第一区域之间。<br>**《未公开》** | 对比文件的结构为：ETSOI沟道层100 - 薄埋氧层101 - 氮化硅102 - 金属背栅103 - 氮化硅104 - 厚埋氧层105 - 衬底106。其中不存在目标专利所述的“扩散势垒区”。位于沟道区（100）和衬底（106，即基板）之间的是一系列绝缘层和金属层，功能是隔离和作为背栅电极，而非阻止掺杂扩散的势垒。 | 目标专利的特征P限定了扩散势垒区、沟道区和第一区域（重掺杂区）三者的空间位置关系。对比文件中不存在“扩散势垒区”和“第一区域（重掺杂区）”，因此自然不存在所述的位置关系。该技术特征未被公开。 |
| **技术特征Q**：其特征在于，所述装置是平面金属氧化物半导体场效应晶体管(MOSFET)。<br>**《直接公开》** | [0003] “Planar transistors, such as metal oxide semiconductor field effect transistors (MOSFETs)...”<br>（平面晶体管，例如金属氧化物半导体场效应晶体管（MOSFET）...）<br>[0043] “Reference is now made to FIG. 4 showing a side view of a cross-section of at least one MOSFET semiconductor device.”<br>（现在参考图4，其显示了至少一个MOSFET半导体器件的截面侧视图。） | 对比文件多次明确提及并描述其器件为MOSFET。因此，技术特征Q被直接公开。 |
| **技术特征R**：其特征在于，所述装置是鳍式场效应晶体管(FinFET)。<br>**《未公开》** | 对比文件全文未提及鳍式场效应晶体管（FinFET）。其描述的均为平面型器件（如ETSOI MOSFET）。 | 目标专利的特征R限定了装置为FinFET。对比文件未公开此类型的晶体管。因此，该技术特征未被公开。 |
| **技术特征S**：包括：在基板的重掺杂区的表面上形成扩散势垒区，其中所述扩散势垒区是使用具有第一带隙能量的第一材料形成的<br>**《未公开》** | 对比文件未公开“重掺杂区”，也未公开在重掺杂区表面形成由具有特定带隙能量材料构成的“扩散势垒区”的步骤。其相关步骤涉及形成绝缘层和金属背栅层（见[0038], [0040]）。 | 该技术特征是方法权利要求中与装置权利要求特征B对应的步骤。基于与技术特征B相同的理由，对比文件未公开此步骤。 |
| **技术特征T**：在所述扩散势垒区的表面上形成沟道区，其中所述沟道区使用具有低于所述第一带隙能量的第二带隙能量的第二材料形成<br>**《未公开》** | 对比文件未公开“扩散势垒区”，因此不存在在其表面形成沟道区的步骤。其公开了提供ETSOI层作为沟道区（见[0038]），但未提及该材料具有低于某个第一带隙能量的第二带隙能量。 | 该技术特征是方法权利要求中与装置权利要求特征C对应的步骤。基于与技术特征C相同的理由，对比文件未公开此步骤。 |
| **技术特征U**：蚀刻所述沟道区的特定区域以形成源极区和漏极区<br>**《隐含公开》** | [0046] “In the active source-drain (SD) region, a raised source and drain (RSD) 130 is added, abutting at the spacers.”<br>（在有源源漏（SD）区，添加了抬高的源极和漏极（RSD）130，紧邻间隔件。）<br>结合MOSFET制造常识，形成抬高的源漏区（RSD）通常涉及对沟道区特定区域进行蚀刻（或选择性外延生长），以定义源漏区域。 | 对比文件明确公开了形成源极区和漏极区（RSD 130）。虽然未详细描述具体蚀刻步骤，但本领域技术人员根据MOSFET制造工艺常识，能够合理推断出形成源/漏区需要对沟道层（ETSOI 100）的特定区域进行处理（如蚀刻或外延），从而定义出源区和漏区的位置。因此，可以认为对比文件隐含公开了“蚀刻沟道区的特定区域以形成源极区和漏极区”这一技术方案。 |
| **技术特征V**：以及形成背栅触点，所述背栅触点延伸到所述基板的所述重掺杂区中。<br>**《未公开》** | [0047] “Contact trenches are then opened by RIE to contact to the backgate metal. The contact trenches are filled preferably with evaporated metal for BG contact.”<br>（然后通过RIE打开接触沟槽以连接到背栅金属。接触沟槽优选填充蒸发的金属以用于BG接触。） | 对比文件公开了形成背栅触点（BG contact）的步骤，该触点延伸到“背栅金属”层103中。然而，目标专利的步骤是形成延伸到“基板的重掺杂区”中的背栅触点。两者连接的对象不同（金属层 vs. 掺杂半导体区域）。因此，该技术特征未被公开。 |
| **技术特征W**：进一步包括形成耦合到所述重掺杂区的背栅触点。<br>**《未公开》** | 同上。对比文件公开了形成耦合到背栅金属层的背栅触点，而非耦合到重掺杂区。 | 基于与技术特征V相同的理由，对比文件未公开形成耦合到重掺杂区的背栅触点的步骤。 |
| **技术特征X**：其特征在于，所述扩散势垒区陷住来自所述重掺杂区的掺杂物。<br>**《未公开》** | 对比文件未提及“扩散势垒区”，也未提及任何关于“陷住掺杂物”的功能或现象。 | 目标专利的特征X描述了扩散势垒区的核心功能。对比文件完全没有涉及此功能。因此，该技术特征未被公开。 |
| **技术特征Y**：其特征在于，所述扩散势垒区在所述扩散势垒区的较低界面处陷住所述掺杂物，以及其中所述第一材料是砷化镓或者砷化铟镓，并且所述第二材料是砷化铝或砷化铟铝。<br>**《未公开》** | 对比文件未提及“扩散势垒区陷住掺杂物”的功能，也未提及“较低界面”，更未提及砷化镓、砷化铟镓、砷化铝或砷化铟铝这些材料。 | 该技术特征结合了功能、位置和具体材料的多重限定。对比文件均未公开这些内容。因此，该技术特征未被公开。 |
| **技术特征Z**：其特征在于，所述扩散势垒区在所述扩散势垒区的较高界面处陷住所述掺杂物，以及其中所述第一材料是硅，并且所述第二材料是砷化铝或砷化铟铝。<br>**《未公开》** | 对比文件未提及“扩散势垒区陷住掺杂物”的功能，也未提及“较高界面”，虽然提及硅作为衬底或沟道材料，但未提及将其作为扩散势垒区材料，也未提及砷化铝或砷化铟铝作为第二材料。 | 基于与技术特征Y相同的理由，对比文件均未公开这些内容。因此，该技术特征未被公开。 |
<<<A>>> <<<J>>> <<<K>>> <<<N>>> <<<O>>> <<<Q>>>
<<<l>>> <<<m>>> <<<u>>>