返回项目页面
对比文件列表
1994-07-15_None_发明专利_JPH06195310A Control data rewriting method to multi-cpu_+++D_g+++.docx
2026-03-19 23:29
1995-10-03_None_发明专利_JPH07253960A Ipl system in multiprocessor system_+++A_B_C_D_F_G_H_I_e+++.docx
2026-03-19 23:29
1996-06-21_None_发明专利_JPH08161283A Plural processor systems_+++D_E_a_c_h+++.docx
2026-03-19 23:29
1997-09-19_None_发明专利_JPH09244902A Download circuit_+++c_d+++.docx
2026-03-19 23:29
1999-11-02_US5978589A_发明授权_US5978589A Loading method of base station system in digital cellular system_+++C_D_a_b_e_f_h_j+++.docx
2026-03-19 23:29
2002-09-26_US2002138156A_发明申请_US20020138156A1 System of connecting multiple processors in cascade_+++D_E_a_c+++.docx
2026-03-19 23:29
2003-02-07_JP2003036251A_发明专利_JP2003036251A Signal processor_+++C_D_G_a_b_e_f_h+++.docx
2026-03-19 23:29
2003-05-22_US2003097487A_发明申请_US20030097487A1 Common boot environment for a modular server system_+++A_D_b_c_e_f_g+++.docx
2026-03-19 23:29
2004-09-09_JP2004252990A_发明专利_JP2004252990A Computer processor and processing device_+++c_d+++.docx
2026-03-19 23:29
2006-07-27_US2006168435A_发明申请_US20060168435A1 Operating-system-friendly bootloader_+++C_D_F_G_b+++.docx
2026-03-19 23:29
2006-07-27_WO2006077068A_发明申请_WO2006077068A2 OPERATING-SYSTEM-FRIENDLY BOOTLOADER_+++C_D_G_a_f_h+++.docx
2026-03-19 23:29
2007-07-19_JP2007183705A_发明专利_JP2007183705A Multiprocessor system_+++H_a_b_c_d+++.docx
2026-03-19 23:29
2007-10-04_KR1020070097538A_发明公开_KR1020070097538A 운영체제에 친숙한 부트로더_+++G_a_c_d+++.docx
2026-03-19 23:29
2007-10-17_EP1844394A_发明公开_EP1844394A2 OPERATING-SYSTEM-FRIENDLY BOOTLOADER_+++C_D_G_a_b_h+++.docx
2026-03-19 23:29
2008-01-16_CN101107592A_发明公开_CN101107592A 操作系统友好引导加载器_+++C_G_a_d_f+++.docx
2026-03-19 23:29
2008-07-10_US2008168443A_发明申请_US20080168443A1 Virtual Devices Using a Plurality of Processors_+++a_b_c_d_e_f_g_h_i_j+++.docx
2026-03-19 23:29
2008-11-04_US7447846B_发明授权_US07447846B2 Non-volatile memory sharing apparatus for multiple processors and method thereof_+++A_D_E_b_c_h_i_j+++.docx
2026-03-19 23:29
2009-03-11_EP2034416A_发明公开_EP2034416A1 MULTIPROCESSOR SYSTEM AND PORTABLE TERMINAL USING THE SAME_+++C_d+++.docx
2026-03-19 23:29
2009-07-08_CN101479718A_发明公开_CN101479718A 多处理器系统以及使用它的便携式终端_+++C_D_E+++.docx
2026-03-19 23:29
2009-08-13_US2009204751A_发明申请_US20090204751A1 MULTIPROCESSOR SYSTEM AND PORTABLE TERMINAL USING THE SAME_+++C_D_a_e_j+++.docx
2026-03-19 23:29
2009-11-26_None_发明专利_JPWO2008001671A1 マルチプロセッサシステム、マルチプロセッサシステムを使用した携帯端末_+++C_E_G_a_d+++.docx
2026-03-19 23:29
EP2550603A1_Description_20260309_2138_+++A_B_C_D_E_F_G_H_J_i+++.docx
2026-03-19 23:29
EP2788870A1_Description_20260309_2138_+++A_B_C_D_E_F_G_H_I+++.docx
2026-03-19 23:29
JPS63233460A_Description_20260309_2138_+++d+++.docx
2026-03-19 23:29
US2010077130A1_Description_20260309_2138_+++D_a+++.docx
2026-03-19 23:29
WO2008001671A1_Description_20260309_2138_+++C_D_e_f_g_j+++.docx
2026-03-19 23:29
2008-11-04_US7447846B_发明授权_US07447846B2 Non-volatile memory sharing apparatus for multiple processors and method thereof_+++A_D_E_b_c_h_i_j+++.docx

**对比文件名称**:2008-11-04_US7447846B_发明授权_US07447846B2 Non-volatile memory sharing apparatus for multiple processors and method thereof

**目标专利名称**:在多处理器系统中将可执行软件图像从主要处理器直接分散加载到一个或一个以上次要处理器CN105718419B

**本次调用的模型名称**:深度专利创造性评估模型

### **特征比对表格**

技术特征描述及公开性判断结果对比文件原文引用公开性论述
**A:由所述次要处理器初始化与所述主要处理器的通信**<br>**《直接公开》**说明书第[0026]段:”The second processor (Processor 2) sends each access request to the processor bridge 220 to request data corresponding to the second program code 304 in the flash memory 240.”对比文件公开了第二处理器(相当于次要处理器)通过向处理器桥发送访问请求来请求数据,该请求是向第一处理器(相当于主要处理器)发起的,因为第一处理器负责从处理器桥取回请求并处理。这明确构成了次要处理器主动发起与主要处理器的通信过程,作用与目标专利中次要处理器初始化通信以请求图像数据相同。因此,本领域技术人员能够毫无疑义地得出该技术特征。
**B:由所述次要处理器指令所述主要处理器传送可执行软件图像的图像标头**<br>**《隐含公开》**说明书第[0026]段:”The second processor (Processor 2) sends each access request to the processor bridge 220 to request data corresponding to the second program code 304 in the flash memory 240.” 以及第[0031]-[0033]步描述了处理器2、3等依次请求其对应程序代码的流程。对比文件公开了次要处理器通过发送访问请求来请求其对应的程序代码(即可执行软件图像)。虽然未明确提及“图像标头”,但本领域技术人员公知,一个可执行程序代码(图像)通常包含用于描述其结构(如大小、入口点、段信息)的头部信息。为了正确地加载和执行该程序代码,处理器首先获取并解析其头部信息是常规且必要的步骤。因此,从次要处理器请求“数据对应第二程序代码”这一行为,可以合理推断出其请求的数据中必然包含或首先需要包含用于确定如何加载后续数据的头部信息(即图像标头)。次要处理器的请求指令了主要处理器传送数据,这隐含了传送包含标头在内的图像数据。因此,该特征被隐含公开。
**C:所述可执行软件图像包括所述图像标头和至少一个数据片段**<br>**《隐含公开》**说明书第[0022]段:”The non-volatile memory sharing system 200 includes a plurality of processors 210, a processor bridge 220, and a non-volatile memory implemented in this embodiment as flash memory module 240.” 以及第[0023]段描述了闪存模块为每个处理器存储对应的程序代码。对比文件公开了存储在非易失性存储器(闪存)中的“程序代码”(program code),这对应于目标专利的“可执行软件图像”。虽然未明确将程序代码描述为包含“图像标头”和“数据片段”的结构,但本领域技术人员熟知,存储在非易失性存储器中供处理器执行的程序代码(如引导代码、固件)通常采用分段式或具有头部的格式(如ELF格式),以便于加载到内存的不同地址。这种格式必然包含描述代码布局的头部(标头)和实际的代码/数据片段。因此,从对比文件公开的“程序代码”可以合理推断出其包含图像标头和至少一个数据片段的结构。该特征被隐含公开。
**D:由所述次要处理器从所述主要处理器接收所述图像标头和至少一个数据片段**<br>**《直接公开》**说明书第[0026]段:”…the second processor (Processor 2) then fetches the data from the processor bridge 220…” 以及第[0033]步:”Processor 2 retrieves and executes the data corresponding to the second program code 304 from processor bridge 220.”对比文件明确公开了次要处理器(Processor 2)从处理器桥获取(fetches)其所请求的程序代码数据。处理器桥中的数据是由主要处理器(Processor 1)从闪存中取出并放入的。因此,次要处理器实质上是从主要处理器(经由处理器桥)接收了其可执行软件图像(即程序代码)。根据特征C的隐含公开论述,该程序代码包含图像标头和至少一个数据片段。因此,本领域技术人员能够毫无疑义地得出次要处理器从主要处理器接收了图像标头和至少一个数据片段这一技术方案。
**E:以及由所述次要处理器在所述次要处理器的系统存储器的目标位置中直接存储所述可执行软件图像的所述至少一个数据片段**<br>**《直接公开》**说明书第[0027]段:”In this embodiment, the second processor (Processor 2) further stores the data fetched from the processor bridge 220 into RAM 1 before executing the data directly from RAM 1.”对比文件明确公开了次要处理器(Processor 2)将从处理器桥获取的数据存储(stores)到其直接连接的RAM(RAM 1)中,然后从该RAM执行。RAM 1是次要处理器的系统存储器(易失性存储器),存储数据的位置就是目标位置。该过程是“直接存储”,因为没有提及使用中间缓冲器进行中转,数据从桥取出后即存入最终执行的RAM。这与目标专利中“直接存储”到系统存储器的目的(避免中间拷贝)和作用相同。因此,该特征被直接公开。
**F:所述目标位置由所述次要处理器根据所述图像标头分配。**<br>**《未公开》**未找到相关描述。对比文件完全没有提及“图像标头”的存在,更没有描述次要处理器根据图像标头中的信息来分配系统存储器中的目标位置。虽然对比文件公开了次要处理器将数据存储到其RAM中,但RAM中存储数据的目标地址是如何确定的(例如,是预先固定的,由请求中的地址指定,还是由其他方式决定)并未说明。目标专利的核心之一是通过解析图像标头动态确定数据片段应存放的分散地址。该特征在对比文件中既未直接提及,也无法从公开内容中合理推断出来。因此,该特征未被公开。
**G:其中所述图像标头包括图像大小以及图像数据在存储器中所处的位置。**<br>**《未公开》**未找到相关描述。对比文件未提及图像标头,更未描述图像标头所包含的具体内容,如图像大小和图像数据在存储器中的位置信息。该信息是目标专利中实现分散加载的关键。对比文件中处理器请求和获取的是“程序代码”,但代码的元数据(如大小、位置)如何传递或知晓并未记载。因此,该特征未被公开。
**H:进一步包括由所述次要处理器向所述主要处理器发送用于所述至少一个数据片段中的每个数据片段的传输请求。**<br>**《隐含公开》**说明书第[0026]段:”The second processor (Processor 2) sends each access request to the processor bridge 220 to request data corresponding to the second program code 304…” 以及第[0031]-[0033]步描述了分步请求的过程。对比文件公开了次要处理器发送“每个访问请求”(each access request)来请求数据。虽然未明确说明程序代码被分为多个“数据片段”以及为每个片段发送请求,但本领域技术人员可以合理推断,对于一个完整的程序代码(可执行图像),尤其是尺寸较大的代码,其传输过程很可能不是单次请求完成的,而是通过多次请求和传输来实现。术语“each access request”暗示了可能存在多个请求。因此,可以认为对比文件隐含公开了次要处理器向主要处理器发送用于(可能存在的)多个数据单元的传输请求,这对应于目标专利中为每个数据片段发送请求的技术方案。
**I:其中所述指令包括由所述次要处理器向所述主要处理器发送包括图像识别、数据偏移以及数据长度的消息。**<br>**《隐含公开》**说明书第[0040]段:”When used for general data sharing, access requests also include the appropriate memory address of the flash memory 240 that is be accessed.”对比文件在描述通用数据共享时,明确指出访问请求包括要访问的闪存的适当内存地址。当应用于程序代码加载场景时,为了获取特定程序代码(图像识别)的特定部分(数据偏移和长度),访问请求中自然需要包含这些信息,否则主要处理器无法知道要获取哪部分数据。因此,本领域技术人员可以从对比文件公开的“访问请求包含内存地址”这一教导中,合理推断出在请求程序代码数据时,请求消息会包含识别特定图像(如图像标识符)以及指定数据位置和大小(如偏移和长度)的信息。因此,该特征被隐含公开。
**J:进一步包括由所述次要处理器将用于传入的数据片段的接收缓冲器设置为所述次要处理器的所述系统存储器中的目的地地址。**<br>**《隐含公开》**说明书第[0027]段:”In this embodiment, the second processor (Processor 2) further stores the data fetched from the processor bridge 220 into RAM 1…”对比文件公开了次要处理器将从桥获取的数据存储到其RAM(RAM 1)中。要将数据存储到RAM的特定位置,次要处理器必然需要设置一个接收数据的“目的地地址”,这个地址就是RAM中的一个缓冲区域。虽然未明确描述“设置接收缓冲器”这一动作,但将数据存入RAM的特定位置这一行为,必然隐含了处理器需要知道并配置数据的目的地地址(即设置接收缓冲器)。这与目标专利中设置接收缓冲器到目的地地址的作用(为传入数据准备存储位置)是相同的。因此,该特征被隐含公开。

<<<A>>><<<D>>><<<E>>><<<b>>><<<c>>><<<h>>><<<i>>><<<j>>>

Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE