返回项目页面
对比文件列表
1994-07-15_None_发明专利_JPH06195310A Control data rewriting method to multi-cpu_+++D_g+++.docx
2026-03-19 23:29
1995-10-03_None_发明专利_JPH07253960A Ipl system in multiprocessor system_+++A_B_C_D_F_G_H_I_e+++.docx
2026-03-19 23:29
1996-06-21_None_发明专利_JPH08161283A Plural processor systems_+++D_E_a_c_h+++.docx
2026-03-19 23:29
1997-09-19_None_发明专利_JPH09244902A Download circuit_+++c_d+++.docx
2026-03-19 23:29
1999-11-02_US5978589A_发明授权_US5978589A Loading method of base station system in digital cellular system_+++C_D_a_b_e_f_h_j+++.docx
2026-03-19 23:29
2002-09-26_US2002138156A_发明申请_US20020138156A1 System of connecting multiple processors in cascade_+++D_E_a_c+++.docx
2026-03-19 23:29
2003-02-07_JP2003036251A_发明专利_JP2003036251A Signal processor_+++C_D_G_a_b_e_f_h+++.docx
2026-03-19 23:29
2003-05-22_US2003097487A_发明申请_US20030097487A1 Common boot environment for a modular server system_+++A_D_b_c_e_f_g+++.docx
2026-03-19 23:29
2004-09-09_JP2004252990A_发明专利_JP2004252990A Computer processor and processing device_+++c_d+++.docx
2026-03-19 23:29
2006-07-27_US2006168435A_发明申请_US20060168435A1 Operating-system-friendly bootloader_+++C_D_F_G_b+++.docx
2026-03-19 23:29
2006-07-27_WO2006077068A_发明申请_WO2006077068A2 OPERATING-SYSTEM-FRIENDLY BOOTLOADER_+++C_D_G_a_f_h+++.docx
2026-03-19 23:29
2007-07-19_JP2007183705A_发明专利_JP2007183705A Multiprocessor system_+++H_a_b_c_d+++.docx
2026-03-19 23:29
2007-10-04_KR1020070097538A_发明公开_KR1020070097538A 운영체제에 친숙한 부트로더_+++G_a_c_d+++.docx
2026-03-19 23:29
2007-10-17_EP1844394A_发明公开_EP1844394A2 OPERATING-SYSTEM-FRIENDLY BOOTLOADER_+++C_D_G_a_b_h+++.docx
2026-03-19 23:29
2008-01-16_CN101107592A_发明公开_CN101107592A 操作系统友好引导加载器_+++C_G_a_d_f+++.docx
2026-03-19 23:29
2008-07-10_US2008168443A_发明申请_US20080168443A1 Virtual Devices Using a Plurality of Processors_+++a_b_c_d_e_f_g_h_i_j+++.docx
2026-03-19 23:29
2008-11-04_US7447846B_发明授权_US07447846B2 Non-volatile memory sharing apparatus for multiple processors and method thereof_+++A_D_E_b_c_h_i_j+++.docx
2026-03-19 23:29
2009-03-11_EP2034416A_发明公开_EP2034416A1 MULTIPROCESSOR SYSTEM AND PORTABLE TERMINAL USING THE SAME_+++C_d+++.docx
2026-03-19 23:29
2009-07-08_CN101479718A_发明公开_CN101479718A 多处理器系统以及使用它的便携式终端_+++C_D_E+++.docx
2026-03-19 23:29
2009-08-13_US2009204751A_发明申请_US20090204751A1 MULTIPROCESSOR SYSTEM AND PORTABLE TERMINAL USING THE SAME_+++C_D_a_e_j+++.docx
2026-03-19 23:29
2009-11-26_None_发明专利_JPWO2008001671A1 マルチプロセッサシステム、マルチプロセッサシステムを使用した携帯端末_+++C_E_G_a_d+++.docx
2026-03-19 23:29
EP2550603A1_Description_20260309_2138_+++A_B_C_D_E_F_G_H_J_i+++.docx
2026-03-19 23:29
EP2788870A1_Description_20260309_2138_+++A_B_C_D_E_F_G_H_I+++.docx
2026-03-19 23:29
JPS63233460A_Description_20260309_2138_+++d+++.docx
2026-03-19 23:29
US2010077130A1_Description_20260309_2138_+++D_a+++.docx
2026-03-19 23:29
WO2008001671A1_Description_20260309_2138_+++C_D_e_f_g_j+++.docx
2026-03-19 23:29
JPS63233460A_Description_20260309_2138_+++d+++.docx

对比文件名称:JPS63233460A_Description_20260309_2138

目标专利名称:266在多处理器系统中将可执行软件图像从主要处理器直接分散加载到一个或一个以上次要处理器CN105718419B

模型名称:DeepSeek-R1

技术特征描述以及公开性判断结果对比文件原文引用公开性论述
技术特征A:由所述次要处理器初始化与所述主要处理器的通信<br>**未公开**对比文件未明确描述由次要处理器(RE2)初始化通信。相反,描述了主机计算机(RE1)发送重启指令以启动加载过程(参见[0001]:“ホストコンピュータが2次コンピュータの中央処理ユニットに再スタート命令を送った後に...”)。在对比文件中,通信的发起和控制方是主机计算机(RE1)。主机首先将初始程序加载器加载到公共存储器,然后向次要处理器的CPU发送重启指令,从而启动加载过程。次要处理器(RE2)在接收到重启指令前处于被动状态,没有描述其主动初始化与主机处理器通信的动作。因此,本领域技术人员无法从对比文件中直接或隐含地得出“由所述次要处理器初始化与所述主要处理器的通信”这一技术特征。
技术特征B:由所述次要处理器指令所述主要处理器传送可执行软件图像的图像标头<br>**未公开**对比文件未描述次要处理器(RE2)指令主机处理器(RE1)传送任何内容。主机处理器主动从其主存储器(MSP)加载“初期プログラムローダ”(初始程序加载器)到公共存储器(M)(参见[0001]:“ホストコンピュータのマスメモリ中に蓄積されている初期プログラムローダは、ホストコンピュータによって共通メモリ中に負荷され...”)。对比文件描述的加载过程完全由主机处理器(RE1)驱动和控制。主机处理器自行决定将初始程序加载器从主存储器加载到公共存储器,次要处理器并未发出任何指令来请求或触发主机处理器传送图像或其标头。次要处理器在接收到重启指令后,其程序内存访问被引导至公共存储器以读取加载器。因此,对比文件既未直接公开也未隐含公开“由所述次要处理器指令所述主要处理器传送可执行软件图像的图像标头”这一特征。
技术特征C:所述可执行软件图像包括所述图像标头和至少一个数据片段<br>**未公开**对比文件描述了“初期プログラムローダ”(初始程序加载器)(参见[0001]),但未明确将其描述为包含独立的“图像标头”和“至少一个数据片段”的结构。说明书仅提及“初期プログラムローダ”作为一个整体被存储和加载。目标专利强调可执行软件图像是“经分段格式”、“二进制多片段式图像”,包含“图像标头”和“至少一个数据片段”。对比文件仅提及“初期プログラムローダ”这一整体概念,未揭示其内部结构包含独立的标头部分和多个数据片段。本领域技术人员从对比文件中无法毫无疑义地得出或必然推断出该图像具有目标专利所定义的标头-片段结构。因此,该技术特征未被公开。
技术特征D:由所述次要处理器从所述主要处理器接收所述图像标头和至少一个数据片段<br>**隐含公开**[0001]:“ホストコンピュータのマスメモリ中に蓄積されている初期プログラムローダは、ホストコンピュータによって共通メモリ中に負荷され... 2次コンピュータが共通メモリから初期プログラムローダを読み出す...”<br>(翻译:存储在主机计算机主存储器中的初始程序加载器由主机计算机加载到公共存储器中... 次要计算机从公共存储器读取初始程序加载器...)对比文件公开了次要处理器(RE2)从公共存储器(M)中读取“初期プログラムローダ”。虽然未明确区分“图像标头”和“数据片段”,但该“初期プログラムローダ”作为一个可执行软件图像,其内容来源于主机处理器(RE1)并经由公共存储器间接传递给了次要处理器。本领域技术人员可以理解,次要处理器执行“读取”操作即意味着它“接收”了该软件图像的全部内容。虽然对比文件未强调图像的分段结构,但“接收图像”这一上位概念隐含包含了接收其所有组成部分(无论是否分段)。因此,可以认为对比文件隐含公开了“由所述次要处理器从所述主要处理器接收所述可执行软件图像”这一过程,从而隐含公开了技术特征D。
技术特征E:以及由所述次要处理器在所述次要处理器的系统存储器的目标位置中直接存储所述可执行软件图像的所述至少一个数据片段<br>**未公开**对比文件描述了次要处理器(RE2)的CPU通过内存访问逻辑装置(SZL)从公共存储器(M)读取“初期プログラムローダ”(参见[0001]:“2次コンピュータが共通メモリから初期プログラムローダを読み出す”)。但未明确描述读取后的数据被“存储”到次要处理器自身的“系统存储器的目标位置中”。在对比文件中,次要处理器从公共存储器“读取”初始程序加载器,其目的是为了执行它(“初期プログラムローダの助けにより実効することができる”)。该过程更侧重于CPU直接获取指令执行,而非将数据片段存储到系统存储器的特定目标地址以供后续加载或执行。目标专利强调“直接存储...到系统存储器的目标位置”,涉及明确的地址分配和存储动作。对比文件未描述次要处理器为其系统存储器(如程序内存MP2)分配特定目标位置并将数据片段直接存入其中的过程。内存访问逻辑(SZL)的作用是引导访问路径至公共存储器或程序内存,而非管理数据在次要处理器自身内存中的存储位置。因此,该技术特征未被公开。
技术特征F:所述目标位置由所述次要处理器根据所述图像标头分配<br>**未公开**对比文件未提及“图像标头”,也未描述次要处理器根据任何标头信息来分配系统存储器中的目标位置。该特征依赖于技术特征C(图像包含标头)和技术特征E(根据标头分配目标位置)。如前所述,对比文件未公开图像具有标头结构,更未描述次要处理器解析标头并根据其中的信息(如图像大小、数据位置)来分配自身系统存储器中的目标地址。因此,该技术特征未被公开。
技术特征G:其中所述图像标头包括图像大小以及图像数据在存储器中所处的位置<br>**未公开**对比文件未提及“图像标头”,因此也不可能公开其包含“图像大小以及图像数据在存储器中所处的位置”等信息。目标专利中图像标头的作用是确定数据片段在目标系统存储器中的加载位置(参见说明书[0051]-[0053])。对比文件完全没有涉及此类信息或机制。因此,该技术特征未被公开。
技术特征H:进一步包括由所述次要处理器向所述主要处理器发送用于所述至少一个数据片段中的每个数据片段的传输请求<br>**未公开**对比文件未描述次要处理器(RE2)向主机处理器(RE1)发送任何请求以传输数据片段。数据传输(加载到公共存储器)由主机主动完成。在对比文件中,数据传输的发起和控制完全由主机处理器(RE1)负责。主机将整个初始程序加载器加载到公共存储器,次要处理器随后从中读取。没有描述次要处理器针对各个数据片段向主机发起独立的、按需的传输请求过程。因此,该技术特征未被公开。
技术特征I:其中所述指令包括由所述次要处理器向所述主要处理器发送包括图像识别、数据偏移以及数据长度的消息<br>**未公开**对比文件未描述次要处理器向主机处理器发送包含“图像识别、数据偏移以及数据长度”等详细参数的消息。该特征是技术特征B(指令传送)和H(发送传输请求)的具体化。由于对比文件未公开次要处理器向主机发送指令或请求来触发或控制数据传输,因此更不可能公开如此具体、结构化的请求消息内容。因此,该技术特征未被公开。
技术特征J:进一步包括由所述次要处理器将用于传入的数据片段的接收缓冲器设置为所述次要处理器的所述系统存储器中的目的地地址<br>**未公开**对比文件未提及设置“接收缓冲器”或“目的地地址”。其机制是通过内存访问逻辑(SZL)将CPU的程序内存访问指令引导至公共存储器(M)。目标专利中,次要处理器需要主动设置接收缓冲器(或直接存储器存取控制器的目标地址)以将传入数据直接存入系统存储器的特定位置(参见说明书[0053]“对分散加载程序控制器的接收地址进行编程”)。对比文件的内存访问逻辑(SZL)是一个被动的切换电路,受主机控制,用于在公共存储器和程序内存之间重定向CPU的访问路径,而非由次要处理器主动编程设置用于接收数据片段的特定目的地地址。因此,该技术特征未被公开。

<<<d>>>

Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE