返回项目页面
对比文件列表
2003-06-10_US6577011B_发明授权_US06577011B1 Chip interconnect wiring structure with low dielectric constant insulator and methods for fabricating the same_+++A_B_E+++.docx
2026-03-19 23:39
2007-03-15_JP2007067236A_发明专利_JP2007067236A Integrated-type electronic part and manufacturing method for integrated- type electronic part_+++F_G_H_a_b_d+++.docx
2026-03-19 23:39
2007-07-05_JP2007173386A_发明专利_JP2007173386A Thin-film capacitor, manufacturing method thereof, electronic equipment, and circuit board_+++A_B_G_d_e_h+++.docx
2026-03-19 23:39
2007-07-12_US2007158848A_发明申请_US20070158848A1 Electronic component_+++B_G_H_a+++.docx
2026-03-19 23:39
2008-01-10_JP2008004734A_发明专利_JP2008004734A Integrated passive element, and multi-layer wiring substrate incorporating the same_+++A_G_b_c_d_h+++.docx
2026-03-19 23:39
2010-12-02_US2010301452A_发明申请_US20100301452A1 Integrated nano-farad capacitors and method of formation_+++B_G_h+++.docx
2026-03-19 23:39
2010-12-07_US7847402B_发明授权_US07847402B2 BEOL interconnect structures with improved resistance to stress_+++B_h+++.docx
2026-03-19 23:39
2011-07-12_US7977201B_发明授权_US07977201B2 Methods for forming back-end-of-line resistive semiconductor structures_+++a_b_h+++.docx
2026-03-19 23:39
2011-09-01_WO2011104775A_发明申请_WO2011104775A1 半導体装置_+++A_G_H_b_f+++.docx
2026-03-19 23:39
2011-09-08_JP2011176057A_发明专利_JP2011176057A Semiconductor device_+++A_F_G_H_b_c_d_e+++.docx
2026-03-19 23:39
2012-10-24_CN1988083B_发明授权_CN1988083B 薄膜电容器及其制造方法、电子器件和电路板_+++A_G_H_b+++.docx
2026-03-19 23:39
JP2017513222A_Description_20260309_2235_+++A_B_C_E_G_H_d_f+++.docx
2026-03-19 23:39
US2003071293A1_Description_20260309_2235_+++G_a_b_d_h+++.docx
2026-03-19 23:39
US2008233731A1_Description_20260309_2235_+++B_G_H+++.docx
2026-03-19 23:39
2008-01-10_JP2008004734A_发明专利_JP2008004734A Integrated passive element, and multi-layer wiring substrate incorporating the same_+++A_G_b_c_d_h+++.docx

**对比文件名称**:2008-01-10_JP2008004734A_发明专利_JP2008004734A Integrated passive element, and multi-layer wiring board incorporating the same

**目标专利名称**:用于晶片翘曲减小的应力缓解结构CN106165094B

**模型名称**:GPT-4

以下是根据目标专利权利要求划分的技术特征与对比文件(JP2008004734A)的比对表格:

技术特征描述及公开性判断对比文件原文引用公开性论述
**特征A:包括:支撑第一沉积层间电介质的基板《直接公开》**[2]段落:“基材101上に、無機材料によって構成された第一の絶縁膜103が下部電極102と上部電極104との間に挟持された構造を有し...” (在基材101上,具有由无机材料构成的第一绝缘膜103被下部电极102和上部电极104夹持的结构...)对比文件明确公开了“基材101”(基板101),其作为整个器件(包括电容、绝缘膜、导电体等)的支撑结构。这与目标专利中“支撑第一沉积层间电介质的基板”的作用相同,都是为后续层结构提供物理支撑的基础。本领域技术人员能毫无疑义地得出此技术特征。
**特征B:包括后端制程(BEOL)导电层的第一导电栈,所述第一导电栈处于相对于所述基板的第一标高处,《隐含公开》**[2]段落:“導電体106は、一層以上の層からなる金属や導電性の酸化物及び窒化物でも構わない。外部接続用電極107a、107b、107c、107dを厚膜のCu、Au等で形成することにより...” (导电体106可以由一层或多层金属、导电性氧化物及氮化物构成。通过用厚膜Cu、Au等形成外部连接电极107a、107b、107c、107d...)对比文件公开了在基板101上形成的多层导电结构,例如下部电极102、上部电极104、导电体106、外部连接电极107a-d等。这些导电层在集成电路制造中,尤其是在基板上形成无源器件(如电容、电阻、电感)及其互连,属于后端制程(BEOL)的范畴。虽然对比文件未明确使用“标高”概念,但任何在基板上方形成的层结构必然具有相对于基板的高度或位置。因此,本领域技术人员通过阅读对比文件,能够合理推断出存在一个包含BEOL导电层、且处于相对于基板某一标高的“导电栈”。
**特征C:其中第一导电栈包括第一导电层直接在所述基板的表面上、第一沉积层间电介质仅在第一导电层的表面上、第二沉积电介质层在第一导电层上、第二导电层在第二沉积电介质层上、以及第三导电层直接在第一沉积层间电介质上并且通过第一通孔耦合到第一导电层《隐含公开》**[2]段落:“基材101上に下部電極102を成膜する...下部電極上102上に第一の絶縁膜103を成膜する...第一の絶縁膜103上に上部電極104としてPtを成膜する...第二の絶縁膜105を形成した...導電体106...第二の絶縁膜105上に形成され...” (在基材101上形成下部电极102...在下部电极102上形成第一绝缘膜103...在第一绝缘膜103上形成作为上部电极104的Pt...形成了第二绝缘膜105...导电体106...形成在第二绝缘膜105上...)对比文件公开了以下层结构:1. **第一导电层直接在基板表面**:下部电极102直接形成在基材101上(见图1、3等)。2. **第二沉积电介质层在第一导电层上**:第一绝缘膜103(作为电容介质)形成在下部电极102上。3. **第二导电层在第二沉积电介质层上**:上部电极104形成在第一绝缘膜103上。4. **第一沉积层间电介质仅在第一导电层的表面上**:第二绝缘膜105形成并覆盖了由下部电极102、第一绝缘膜103和上部电极104构成的电容元件,这相当于在由第一导电层(下部电极102)参与形成的结构“表面”上沉积了层间电介质。5. **第三导电层直接在第一沉积层间电介质上并通过通孔耦合到第一导电层**:导电体106形成在第二绝缘膜105上。对比文件描述了通过通孔(プラグ)实现下部电极102与上层导电体(如导电体106或外部连接电极107a)的电连接(例如,[2]段落:“プラグによって前記下部電極及び上部電極にそれぞれ接続される第一及び第二の導電体”)。虽然对比文件未明确描述“第三导电层”这一具体命名,但其公开的“导电体106”或“外部连接电极107a”等结构,在位置上(在第二绝缘膜105上)和功能上(通过通孔与下部电极102连接)均符合该特征。综合来看,对比文件实质上公开了构成目标专利“第一导电栈”的所有关键层及其堆叠和连接关系,本领域技术人员能够合理推断出该技术方案。
**特征D:以及包括BEOL导电层的第二导电栈,第二导电栈处于相对于所述基板的不同于第一标高的第二标高处,其中第二导电栈包括直接在所述基板的表面上的第三导电层。《隐含公开》**[2]段落:“図7に示す第六の実施形態...インダクタ109を形成し...” (图7所示的第六实施例...形成电感109...)以及关于基板上直接形成导电层的一般性描述。对比文件图7示出了在基板101上形成电感109的实施例。电感109作为一种导电结构,可以直接或间接形成在基板表面。结合对比文件整体公开的内容,其教导了在基板101上可以形成多种导电结构(如下部电极102、电感109等),这些结构可能位于不同的层高。虽然对比文件没有明确指出两个独立的、具有不同标高的“导电栈”概念,但其公开了在同一个基板上可以存在多个导电功能块(如电容、电感、电阻)。本领域技术人员结合“直接在基板表面形成导电层”的教导(如下部电极102),可以合理推断,为了集成不同的无源器件,可以设置另一个直接在基板表面上的导电层(例如用于形成电感的起始层),从而构成一个相对于基板标高与特征C中所述“第一导电栈”不同的“第二导电栈”。
**特征E:其特征在于,所述基板的表面被暴露在第一导电栈与第二导电栈之间。《未公开》**无对应内容。目标专利中,暴露基板表面(如图3B中导电栈之间的区域)是应力缓解结构的核心设计之一,用于减少层间电介质材料、缓解应力。对比文件通篇关注于通过上层导电层覆盖绝缘膜以防止水分侵入、提高电容器可靠性,其技术思路是覆盖和保护,而非有意暴露基板表面以缓解应力。对比文件中没有任何文字或图示表明在第一导电栈与第二导电栈(若认为存在)之间的基板表面是故意暴露的。因此,对比文件既未直接公开也未隐含公开此特征。
**特征F:其特征在于,包括用第一导电层和第三导电层形成的电感器。《未公开》**[2]段落:“導電体106と同層に形成したインダクタ109を有しており、LCRフィルターとして構成される。” (具有与导电体106同层形成的电感109,构成LCR滤波器。)对比文件确实公开了包含电感器(インダクタ109)的实施例(如图7)。然而,目标专利的特征F明确限定电感器是“用第一导电层和第三导电层形成的”。在目标专利的上下文中,“第一导电层”和“第三导电层”是构成其特定“第一导电栈”的组成部分(参见特征C)。对比文件中的电感109被描述为与导电体106同层形成,而导电体106对应于目标专利特征C中的“第三导电层”。对比文件并未公开该电感器还利用了对应于目标专利“第一导电层”(即下部电极102)的层来共同形成。因此,对比文件公开的电感器形成方式与目标专利限定的特定层组合方式不同,本领域技术人员不能从对比文件中得出或推理出使用“第一导电层和第三导电层”形成电感器的技术方案。
**特征G:其特征在于,第一导电栈包括用第一导电层、第一导电层与第二导电层之间的第二沉积电介质层、以及第二导电层形成的金属-绝缘体-金属电容器。《直接公开》**[2]段落:“下部電極102、第一の絶縁膜103、及び、上部電極104から成る容量素子” (由下部电极102、第一绝缘膜103和上部电极104构成的电容元件)对比文件明确且反复地公开了由下部电极(第一导电层)、第一绝缘膜(第二沉积电介质层)和上部电极(第二导电层)构成的电容元件,这正是典型的金属-绝缘体-金属(MIM)电容器结构。该结构在对比文件中作为核心器件,其作用与目标专利中MIM电容器的作用相同,都是提供电容功能。本领域技术人员能毫无疑义地得出此技术特征。
**特征H:其特征在于,所述集成器件被纳入到音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、位置固定的数据单元、以及计算机中的至少一者中。《隐含公开》**[2]段落:“本発明は、半導体デバイス近傍に配置される集積化受動素子、及び、この集積化受動素子を内蔵した多層配線基板に好適に利用することができる。” (本发明可适宜地用于配置在半导体器件附近的集成无源元件、以及内藏该集成无源元件的多层布线基板。)对比文件指出其发明的集成无源元件及多层布线基板可被利用(利用することができる)。虽然没有具体列出目标专利权利要求中的各类消费电子和通信设备,但本领域技术人员公知,此类集成无源器件是现代电子设备(包括音乐播放器、通信设备、计算机等)中不可或缺的组成部分。根据对比文件给出的“可利用”的宽泛教导,结合公知常识,本领域技术人员完全能够合理推断出该集成器件可以被纳入到各类电子设备中。根据隐含公开的宽松判断标准,此特征被隐含公开。

<<<A>>><<<G>>>

<<<b>>><<<c>>><<<d>>><<<h>>>

Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE