对比文件名称：2001-04-17_US6218974B_发明授权_US06218974B1 Data multiplexing in mixed-signal circuitry
目标专利名称：在反馈回路中具有占空比调整的分频器CN105324938B
本次调用的模型名称：专利创造性评估模型
## 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 技术特征A《隐含公开》<br>包括：多个除法器电路(610a，610k)，耦合在反馈回路中，并且每个除法器电路被配置为接收在第一频率的时钟信号并且提供在第二频率的至少一个分割的信号，所述第二频率是所述第一频率的分数 | 说明书第29-31段，附图11：“The DAC operates at a conversion-cycle frequency of f. The digital input signals to be converted are now divided into four signals, labelled here as A1, A2, B1 and B2, each having a quarter the frequency f. The first circuit portion 50 receives and decodes input signals A1, the second circuit portion 51 receives and decodes input signals A2, the third circuit portion 52 receives and decodes input signals B1 and the fourth circuit portion 53 receives and decodes input signals B2. ... The input latches IL and output latches OL are clocked at a frequency f/4.”<br>（DAC以转换周期频率f操作。待转换的数字输入信号现在被分成四个信号，这里标记为A1、A2、B1和B2，每个信号具有频率f的四分之一。第一电路部分50接收和解码输入信号A1，第二电路部分51接收和解码输入信号A2，第三电路部分52接收和解码输入信号B1，第四电路部分53接收和解码输入信号B2。... 输入锁存器IL和输出锁存器OL以频率f/4计时。） | 对比文件公开了一种混合信号电路（例如DAC），其包含多个并行操作的电路部分（50, 51, 52, 53）。每个电路部分包含输入锁存器(IL)、解码器(GD, LD)和输出锁存器(OL)。这些电路部分接收频率为f/4的输入信号（A1, A2, B1, B2），并在时钟频率f/4下操作，从而输出信号（TCKA1, TCKA2, TCKB1, TCKB2）的频率相对于原始系统时钟频率f而言是降低了（即分频）。这些电路部分通过多路复用器(MUX1A, MUX1B, MUX2)级联，形成了一个处理流水线或反馈结构（尽管在附图11中更倾向于开环的级联复用，但“反馈回路”在本领域中可以广义地理解为信号处理路径中的闭环或级联结构，用于实现特定功能如分频）。每个电路部分（包含锁存器和解码器）的功能可以被视为接收时钟（CLK或½CLK）和输入数据，并产生处理后的输出信号，这隐含了“除法器电路”接收时钟并提供分频信号的功能。因此，本领域技术人员有可能从对比文件推理出存在多个耦合在信号处理回路（或路径）中、能实现分频功能的电路部分。技术特征A被**隐含公开**。 |
| 技术特征B《未公开》<br>以及多个占空比调整电路(620a，620k)，每个占空比调整电路在所述反馈回路内耦合到相应的除法器电路， | 说明书第38段，附图12：“FIG. 12 shows an example of circuitry which can be employed with the present invention to provide a substantially 50% duty cycle clock.”<br>（图12示出了可与本发明一起使用的电路示例，以提供基本50%占空比的时钟。） | 对比文件确实公开了占空比控制电路（图12），但其目的是为了生成具有50%占空比的内部时钟信号(φ, {overscore (φ)}），以确保电路各部分在高速操作下有足够的稳定时间。该占空比控制电路是一个独立的时钟生成/调整模块，并非如目标专利所要求的那样，是“多个”并且“在反馈回路内耦合到相应的除法器电路”。在对比文件图11所示的核心分频/复用结构中，并没有集成占空比调整电路。占空比调整电路（图12）是外在于图11所示的数据处理回路的。因此，对比文件没有公开技术特征B。 |
| 技术特征C《未公开》<br>并且被配置为调整由所述多个除法器电路中的一个除法器电路提供的所述至少一个分割的信号的占空比并且向所述多个除法器电路中的另一个除法器电路提供至少一个占空比调整的信号， | 说明书第38段，附图12。 | 如上所述，对比文件的占空比控制电路（图12）调整的是外部提供的或内部生成的时钟信号的占空比，而不是调整由“除法器电路”（即对比文件中的电路部分50-53）提供的“分割的信号”（如TCKA1等）的占空比。此外，调整后的时钟信号是提供给整个系统作为计时基准，而不是专门“向所述多个除法器电路中的另一个除法器电路提供至少一个占空比调整的信号”。因此，对比文件没有公开技术特征C。 |
| 技术特征D《未公开》<br>其中所述反馈回路被配置为使所述多个占空比调整电路中的最后一个占空比调整电路将其占空比调整的信号提供给所述多个除法器电路中的第一个除法器电路， | 无相应内容。 | 对比文件没有公开如目标专利图3或图6所示的、占空比调整电路被集成在锁存器/除法器电路之间的闭环反馈回路结构。在对比文件图11中，信号流向是从电路部分50-53到多路复用器MUX1A/B，再到锁存器LATCH A/B，最后到MUX2并输出至模拟电路，这是一个开环的、级联的复用结构，并非占空比调整信号在除法器电路之间循环的闭环。因此，技术特征D未被公开。 |
| 技术特征E《未公开》<br>其中所述多个除法器电路中的至少一个除法器电路的元件在非反相输入和反相输入处接收所述时钟信号，以在耦合节点处提供输出。 | 说明书第15段，附图5：“The cell latch 28 is of the differential type having its two data inputs connected respectively to the outputs of the local decoder 27 for receiving therefrom the thermometer-coded complementary output signals T and {overscore (T)}. The cell latch 28 ... receives at its clock input a clock signal ANCLK.”<br>（单元锁存器28是差分类型，其两个数据输入分别连接到局部解码器27的输出，以从其接收温度计编码的互补输出信号T和{overscore (T)}。单元锁存器28...在其时钟输入端接收时钟信号ANCLK。） | 对比文件公开了差分锁存器（cell latch 28）具有互补的数据输入（T和{overscore (T)}），但其时钟输入（ANCLK）在附图5中显示为单端输入，并未描述或示出在“非反相输入和反相输入处接收所述时钟信号”。目标专利的该特征（结合说明书图4）特指锁存器（如310x）的特定构造，即通过gm单元410或类似结构在差分输入端接收时钟信号。对比文件没有公开这种具体的电路元件配置。因此，技术特征E未被公开。 |
| 技术特征F《未公开》<br>所述多个除法器电路包括：第一锁存器(310a)，被配置为接收所述时钟信号并且提供第一分割的信号 | 说明书第29-31段，附图11。电路部分50-53中包含输出锁存器OL。 | 对比文件确实公开了包含锁存器（OL）的电路部分。然而，这些锁存器在对比文件中的主要功能是在特定时钟边沿锁存解码后的数据信号（温度计码），并将其提供给多路复用器。它们虽然接收时钟信号，但其核心作用是数据锁存/同步，而非目标专利中明确配置的、作为分频器核心部件来“提供第一分割的信号”。目标专利中的锁存器是专门在反馈回路中构成分频器（如除以2）的主动元件。两者的功能和配置上下文不同。因此，技术特征F未被直接公开。从隐含公开的角度，虽然锁存器是常见数字电路元件，但对比文件未教导将其配置为目标专利所声称的特定分频器角色。因此，技术特征F也未被隐含公开。 |
| 技术特征G《未公开》<br>以及第二锁存器(310b)，被配置为接收所述时钟信号并且提供第二分割的信号。 | 同上。 | 理由同技术特征F。对比文件有多个锁存器，但未将其区分为目标专利中具有特定交互关系（如提供正交信号）的“第一锁存器”和“第二锁存器”。因此，技术特征G未被公开。 |
| 技术特征H《未公开》<br>所述多个占空比调整电路包括：第一占空比调整电路(320a)，被配置为从所述第一锁存器接收所述第一分割的信号并且向所述第二锁存器提供第一占空比调整的信号 | 无相应内容。 | 对比文件没有公开在锁存器之间存在占空比调整电路，更没有公开从一个锁存器接收信号、调整占空比后提供给另一个锁存器的结构。因此，技术特征H未被公开。 |
| 技术特征I《未公开》<br>以及第二占空比调整电路(320b)，被配置为从所述第二锁存器接收所述第二分割的信号并且向所述第一锁存器提供第二占空比调整的信号。 | 无相应内容。 | 理由同技术特征H。因此，技术特征I未被公开。 |
| 技术特征J《未公开》<br>所述第一占空比调整电路包括：反相器(434)，被配置为接收可调整偏置电流并且提供具有基于所述可调整偏置电流确定的可调整占空比的所述第一占空比调整的信号。 | 说明书第38段，附图12。占空比控制电路包含放大器510、开关515-518、电流源520、电流宿530和耦合电容器505、506。 | 对比文件公开的占空比控制电路（图12）通过控制耦合电容的充放电来调整时钟信号的占空比，使其稳定在50%。其实现机制是基于反馈控制电流的流入/流出，而不是通过一个“接收可调整偏置电流”的“反相器”来调整信号占空比。两者电路原理和结构不同。因此，技术特征J未被公开。 |
| 技术特征K《未公开》<br>所述第一占空比调整电路还包括：占空比控制器(436)，被配置为接收占空比控制信号并且提供用于所述反相器的所述可调整偏置电流。 | 说明书第38段，附图12。 | 对比文件的占空比控制电路（图12）整体上可视为一个占空比控制器，但它通过检测输出时钟φ和{overscore (φ)}的占空比偏差，并利用开关和电流源/宿来补偿，这是一个模拟反馈环路，并非接收一个独立的“占空比控制信号”然后“提供可调整偏置电流”给反相器的结构。因此，技术特征K未被公开。 |
| 技术特征L《未公开》<br>所述占空比控制器包括：查找表(532)，被配置为接收所述占空比控制信号并且提供至少一个控制信号 | 无相应内容。 | 对比文件没有公开使用查找表来接收占空比控制信号并提供控制信号的结构。其占空比调整是连续的模拟反馈。因此，技术特征L未被公开。 |
| 技术特征M《未公开》<br>以及偏置电流生成器(534)，被配置为接收所述至少一个控制信号并且提供用于所述反相器的所述可调整偏置电流。 | 无相应内容。 | 对比文件没有公开基于控制信号生成可调偏置电流的偏置电流生成器，用于控制反相器。因此，技术特征M未被公开。 |
| 技术特征N《未公开》<br>所述第一锁存器被配置为进一步接收所述第二占空比调整的信号并且提供所述第一分割的信号。 | 无相应内容。 | 对比文件不存在“第二占空比调整的信号”，因此第一锁存器不可能接收它。技术特征N未被公开。 |
| 技术特征O《未公开》<br>所述第一锁存器被配置为进一步从所述第二锁存器接收所述第二分割的信号并且提供所述第一分割的信号。 | 说明书附图11示出了多个电路部分及其连接。 | 在对比文件图11中，每个电路部分（50-53）是并行独立工作的，它们的输出（TCKA1, TCKA2, TCKB1, TCKB2）被送到多路复用器，而不是一个锁存器的输出直接作为另一个锁存器的输入以构成分频反馈。没有公开锁存器之间直接接收对方分割信号的结构。因此，技术特征O未被公开。 |
| 技术特征P《未公开》<br>所述第一锁存器被配置为进一步从所述第二锁存器接收所述第二分割的信号并且提供所述第一分割的信号。 | 同技术特征O。 | 同技术特征O。技术特征P未被公开。 |
| 技术特征Q《未公开》<br>所述第一锁存器和所述第二锁存器以及所述第一占空比调整电路和所述第二占空比调整电路被配置为执行除以2，并且所述第二频率是所述第一频率的一半。 | 说明书第14段：“The DAC operates at a conversion-cycle frequency f. The digital input signals to be converted are now divided into four signals, labelled here as A1, A2, B1 and B2, each having a quarter the frequency f.” 以及第13段：“the internal clock signals operate at only f/2.”<br>（DAC以转换周期频率f操作。待转换的数字输入信号现在被分成四个信号...每个信号具有频率f的四分之一。...内部时钟信号仅以f/2操作。） | 对比文件确实通过使用多路复用器和分频时钟，实现了输出信号频率（f）是内部处理频率（f/2, f/4）的倍数关系，即存在分频操作。但是，这种分频主要是通过时钟分配和多路复用数据流实现的，而不是通过如目标专利中明确配置的、由两个锁存器和两个占空比调整电路在反馈回路中形成的“除以2”电路。对比文件没有公开由两个锁存器与两个占空比调整电路耦合以执行除以2的具体电路构造。因此，技术特征Q未被公开。 |
| 技术特征R《未公开》<br>所述第一分割的信号包括同相分割的信号，并且所述第二分割的信号包括正交分割的信号。 | 无相应内容。 | 对比文件处理的是数字数据信号（如温度计码），用于控制DAC的电流源开关，没有生成或处理用于无线通信中下变频/上变频的同相(I)和正交(Q)本地振荡器(LO)信号。因此，技术特征R未被公开。 |
<<<a>>>