对比文件名称：2010-04-14_GB2464292A_发明专利_GB2464292A SIMD processor circuit for performing iterative SIMD multiply-accumulate operations
目标专利名称：在向量数据存储器与执行单元之间的数据流路径中采用重排序电路系统的向量处理引擎以及相关的方法CN105765523B
模型名称：本次调用未指定模型名称。
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| A《直接公开》 | 第[2]段：“data processing apparatus comprising: SIMD data processing circuitry responsive to control signals to perform data processing operations in parallel on multiple data elements; ... a SIMD register bank for storing data elements, the SIMD data processing circuitry accessing said first and second vectors from registers of the SIMD register bank prior to performing said plurality of iterations of the multiply-accumulate process, whereby no further access to the SIMD register bank is required in respect of the first and second vectors during performance of said plurality of iterations of the multiply-accumulate process.” | 对比文件公开了数据处理器包括SIMD寄存器组用于存储数据元素，并且SIMD数据处理电路在开始执行乘加过程的多次迭代之前，从SIMD寄存器组的寄存器中访问第一和第二向量。这相当于一个向量数据文件（SIMD寄存器组）被配置为在输入数据流路径中提供经取回的输入向量数据样本集（第一向量）以用于向量处理操作（乘加过程）。因此，技术特征A被对比文件直接公开。 |
| B《未公开》 | 无对应引用。 | 技术特征B要求向量数据文件接收“经重排序的”结果输出向量数据样本集。对比文件公开了SIMD乘加电路产生N个乘加结果（即结果输出向量数据样本集），并可以存储回SIMD寄存器组。然而，对比文件从头至尾均未提及任何对结果输出向量数据样本进行“重排序”的操作或电路。其结果是直接计算得到的乘加结果，未被重排序（如交织或解交织）。因此，对比文件未公开该技术特征。 |
| C《直接公开》 | 第[2]段：“SIMD data processing circuitry responsive to control signals to perform data processing operations in parallel on multiple data elements; ... said SIMD data processing circuitry ... to perform said plurality of iterations of a multiply-accumulate process...” | 对比文件明确公开了SIMD数据处理电路（SIMD data processing circuitry），其响应于控制信号执行数据操作。该电路在执行重复乘加指令时，执行乘加过程的多次迭代，即执行向量处理操作。因此，技术特征C（在至少一个输入数据流路径中提供的至少一个执行单元）被对比文件直接公开。 |
| D《直接公开》 | 第[2]段（结合图3）：“Registers 220 and 222 are provided for initially storing the vectors vd0 and vdl that collectively form the first vector of input data elements vd... shift circuitry 226... and performs a shift by one data element in order to create the required input data elements for the next iteration...” | 对比文件图3及相应描述公开了寄存器220、222以及移位电路226。寄存器220和222存储输入向量数据，移位电路226在每个迭代中将寄存器220中的数据移位一个数据元素宽度，以生成用于下一迭代的输入数据。该组合结构（寄存器220、222及移位电路226）位于SIMD寄存器组（向量数据文件）与SIMD乘加电路（执行单元）之间的输入数据流路径中，其功能与抽头延迟线（用于存储和移位输入向量数据样本集）相同。因此，本领域技术人员能毫无疑义地确定对比文件公开了该特征。 |
| E《直接公开》 | 第[2]段：“Registers 220 and 222 are provided for initially storing the vectors vd0 and vdl that collectively form the first vector of input data elements vd...” 及图3所示连接关系。 | 寄存器220和222从SIMD寄存器组接收输入数据向量vd0和vdl，这些向量共同构成第一输入向量数据样本集。因此，对比文件公开了抽头延迟线（由寄存器220、222等构成）从向量数据文件（SIMD寄存器组）接收输入向量数据样本集。 |
| F《直接公开》 | 第[2]段：“...for each subsequent iteration the contents of the register 220 are altered using the shift circuitry 226... and performs a shift by one data element...”，“Figure 1A and 1B... illustrate the iterations of the multiply-accumulate process...” | 对比文件公开了乘加过程包含M次迭代（处理级），如图1A、1B所示。在每个迭代中，通过移位电路226将寄存器220中的N个输入数据元素移位一个数据元素宽度，以产生用于该迭代的经移位的N个输入数据元素（即经移位的输入向量数据样本集）。这完全对应于技术特征F的描述。 |
| G《直接公开》 | 第[2]段：“...the SIMD MAC circuit 110... In particular, the multiplier circuitry 262 multiplies one of the input data elements in the register 220 by a coefficient data element from the register 240...” 以及关于迭代过程的描述。 | 对比文件公开了SIMD乘加电路（执行单元）在每个迭代中，从寄存器220接收经移位的输入数据元素（即经移位的输入向量数据样本集），如图1A、1B及相应描述所示。因此，技术特征G被直接公开。 |
| H《直接公开》 | 第[2]段：“...performing said plurality of iterations of a multiply-accumulate process, each iteration of the multiply-accumulate process comprising performing N multiply-accumulate operations in parallel in order to produce N multiply-accumulate data elements; ... outputting N multiply-accumulate results derived from the N multiply-accumulate data elements produced in a final iteration...” | 对比文件明确描述了在每次迭代中，SIMD乘加电路对经移位的输入数据样本集执行乘加操作（向量处理操作），以产生N个乘加数据元素，并在最终迭代后输出N个乘加结果（即结果输出向量数据样本集）。这对应于在输出数据流路径上提供结果输出向量数据样本集。 |
| I《未公开》 | 无对应引用。 | 技术特征I要求“至少一个重排序电路系统”在输出数据流路径上接收结果输出向量数据样本集。对比文件中SIMD乘加电路产生的结果输出向量数据样本集（乘加结果）被输出或存储，但全文未提及任何在输出数据流路径中存在的、用于接收这些结果的“重排序电路系统”。这是目标专利的核心改进点，对比文件未公开。 |
| J《未公开》 | 无对应引用。 | 技术特征J要求重排序电路系统将结果输出向量数据样本集重排序，而无需先将其存储在向量数据文件中。对比文件未公开任何重排序操作，更未公开这种“进行中重排序”以避免中间存储的机制。因此，该特征未被公开。 |
| K《未公开》 | 无对应引用。 | 技术特征K要求重排序电路系统在输出数据流路径上提供经重排序的结果输出向量数据样本集。由于对比文件未公开任何重排序电路系统及其功能，该特征必然未被公开。 |
| L《隐含公开》 | 第[2]段：“...the first vector of input data elements has a number of input data elements which is a multiple of N, and the SIMD data processing circuitry accesses said input data elements by accessing multiple registers of the SIMD register bank, each of said multiple registers containing N input data elements.” | 技术特征L要求向量数据文件提供具有其宽度的输入向量数据样本集。对比文件公开了第一输入向量数据元素的数量是N的倍数，并且通过访问SIMD寄存器组的多个寄存器（每个包含N个输入数据元素）来访问这些输入数据元素。这意味着SIMD寄存器组（向量数据文件）的宽度（由多个寄存器组合体现）被配置为容纳这些输入向量数据样本集。本领域技术人员可以从“多个寄存器，每个包含N个元素”的访问方式合理推断，向量数据文件被配置为提供具有其宽度的输入向量数据样本集。因此，该特征被隐含公开。 |
| M《隐含公开》 | 第[2]段：“...outputting N multiply-accumulate results...” 以及关于SIMD寄存器组存储数据的描述。 | 技术特征M要求向量数据文件接收具有其宽度的经重排序的结果输出向量数据样本集。对比文件公开了输出N个乘加结果，这些结果可以被存储回SIMD寄存器组。虽然对比文件未明确说明这些结果是否“经重排序”，也未明确说明存储时是否占用寄存器组的全部宽度，但本领域技术人员可以合理推断，为了存储N个结果（构成一个结果向量），需要利用SIMD寄存器组的相应宽度（例如，一个或多个寄存器的宽度）来接收并存储它们。因此，该特征被隐含公开。 |
| N《直接公开》 | 第[2]段：“...the SIMD data processing circuitry accessing said first and second vectors from registers of the SIMD register bank...” 及图3中寄存器220、222、246与SIMD寄存器组的连接。 | 对比文件图3显示了寄存器220、222、246从SIMD寄存器组接收数据。SIMD寄存器组作为向量数据文件，在其输出上提供了输入向量数据样本集。因此，该特征被直接公开。 |
| O《直接公开》 | 第[2]段：“...a SIMD register bank for storing data elements...” 以及关于输出乘加结果的描述。 | 对比文件公开了SIMD寄存器组用于存储数据元素，并且乘加结果可以被存储。这隐含了向量数据文件具有输入以接收数据（包括结果）。结合对特征M的隐含公开推理，本领域技术人员能直接且毫无疑义地确定向量数据文件在输出数据流路径中具有输入（向量数据文件输入）以接收数据。因此，该特征被直接公开。 |
| P《直接公开》 | 第[2]段（结合图3）：“...the multiplier circuitry 262 multiplies one of the input data elements in the register 220 by a coefficient data element from the register 240...” | 对比文件图3明确显示，执行单元（SIMD乘加电路中的乘法器262等）从寄存器220（位于输入数据流路径中）接收输入数据元素。寄存器220的内容是来自向量数据文件的输入向量数据样本集。因此，执行单元在输入数据流路径中的执行单元输入上接收输入向量数据样本集，该特征被直接公开。 |
| Q《直接公开》 | 第[2]段：“...performing N multiply-accumulate operations in parallel in order to produce N multiply-accumulate data elements...” 及图3中加法器268等输出到SIMD累加寄存器130的路径。 | 对比文件公开了执行单元（SIMD乘加电路）对输入数据样本集执行乘加操作（向量处理操作），并在其输出（例如，到SIMD累加寄存器130的路径）上提供结果乘加数据元素（即结果输出向量数据样本集）。因此，该特征被直接公开。 |
| R《未公开》 | 无对应引用。 | 技术特征R要求重排序电路系统在重排序电路系统输入上从执行单元接收结果输出向量数据样本集。由于对比文件未公开任何重排序电路系统，该特征未被公开。 |
| S《未公开》 | 无对应引用。 | 技术特征S要求重排序电路系统在重排序电路系统输出上提供经重排序的结果输出向量数据样本集。由于对比文件未公开任何重排序电路系统，该特征未被公开。 |
| T《未公开》 | 无对应引用。 | 技术特征T描述了重排序电路系统包含多个输出向量数据样本选择器，用于从结果输出向量数据样本集中选择非毗邻的样本以进行重排序。这是实现特定重排序（如交织/解交织）的具体电路结构。对比文件全文未提及任何此类选择器或重排序操作，因此该特征未被公开。 |
| U《未公开》 | 无对应引用。 | 技术特征U是特征T的一部分，描述了选择器在第一与第二非毗邻结果输出向量数据样本之间进行选择以提供经重排序的结果集。如上所述，对比文件未公开任何相关内容，因此该特征未被公开。 |
| V《未公开》 | 无对应引用。 | 技术特征V要求重排序电路系统能基于可编程重排序数据路径配置输入被重新配置以选择性地进行重排序。这是目标专利中重排序电路系统的可编程性特征。对比文件未提及任何对输出结果进行重排序的电路，更未提及其可编程配置能力。因此，该特征未被公开。 |
| W《未公开》 | 无对应引用。 | 技术特征W是特征V的进一步限定，要求在每个时钟循环上可重新配置。同样，对比文件未公开任何可重排序电路，因此该特征未被公开。 |
| X《隐含公开》 | 第[2]段：“Registers 220 and 222 are provided for initially storing the vectors vd0 and vdl... shift circuitry 226... performs a shift by one data element...” 及图3。 | 技术特征X要求抽头延迟线包括影子抽头延迟线，其被配置成在输入数据流路径中将来自向量数据文件的输入向量数据样本集接收到多个影子流水线寄存器中。对比文件中，寄存器222存储向量vdl，其与寄存器220（存储vd0）共同提供连续的输入数据流。在迭代过程中，移位电路226将寄存器222中的数据元素移位进入寄存器220。本领域技术人员可以合理推断，寄存器222起到了“影子”存储的作用，用于暂存后续的输入数据样本集，并在需要时移入主寄存器220。寄存器222可被视为由多个影子流水线寄存器构成。因此，该特征被隐含公开。 |
| Y《隐含公开》 | 第[2]段：“...for each subsequent iteration the contents of the register 220 are altered using the shift circuitry 226 which takes in one of the data elements from the register bank 222 (via the multiplexer 224) and the current contents of the register 220, and performs a shift by one data element...” | 技术特征Y要求针对每个处理级，将多个影子流水线寄存器中的输入向量数据样本集移位向量数据样本宽度以进入主抽头延迟线，从而提供经移位的输入向量数据样本集。对比文件描述了在每个后续迭代中，使用移位电路226，从寄存器222（影子）取一个数据元素，并结合寄存器220（主）的当前内容，执行一个数据元素宽度的移位，结果存回寄存器220。这正好对应于将影子寄存器（222）中的数据移位进入主抽头延迟线（220）以提供经移位的输入向量数据样本集的过程。因此，该特征被隐含公开。 |
| Z《隐含公开》 | 第[2]段：“...the resultant N input data elements ... are produced and returned via the multiplexer 230 into the register 220. Each subsequent iteration proceeds in a similar manner...” | 技术特征Z要求主抽头延迟线被配置成在多个处理级中的每个处理级中在输入数据流路径中提供经移位的输入向量数据样本集。对比文件中，寄存器220在每个迭代中（经过移位后）的内容被提供给乘法器262（执行单元），用于该迭代的计算。因此，寄存器220作为主抽头延迟线，在每个处理级中提供了经移位的输入向量数据样本集。该特征被隐含公开。 |
<<<A>>><<<C>>><<<D>>><<<E>>><<<F>>><<<G>>><<<H>>><<<N>>><<<O>>><<<P>>><<<Q>>>
<<<l>>><<<m>>><<<x>>><<<y>>><<<z>>>