**对比文件名称**：2006-10-12_JP2006279569A_发明专利_JP2006279569A Tolerant input circuit
**目标专利名称**：357具有高电压输入能力的单端比较器电路CN104919703B
**本次调用模型名称**：专利创造性评估模型
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：输入节点，配置成接收输入电压范围内的输入电压，所述输入电压范围包括第一范围和第二范围。<br>**判断结果**：直接公开 | 对比文件第二段记载：“入力パッド１は、ＮチャネルＭＯＳトランジスタＴr1を介して入力バッファ回路２の入力端子に接続される。”、“入力パッド１に電源ＶDDより高電圧となるＨレベルの入力信号が入力されると”。<br>（译文：输入焊盘1通过N沟道MOS晶体管Tr1连接到输入缓冲电路2的输入端子。当电源VDD以上的高电压H电平输入信号输入到输入焊盘1时。） | 对比文件公开了输入焊盘（相当于输入节点），用于接收输入信号。该输入信号的电压范围明确包括了低于电源VDD的电平（例如0V，即L电平）和高于电源VDD的电平（例如3V，即H电平）。这分别对应于目标专利中输入电压范围的“第一范围”（较低范围）和“第二范围”（较高范围）。因此，本领域技术人员能够毫无疑义地确定对比文件公开了具有第一和第二范围的输入电压范围。 |
| **技术特征B**：电压受限的输出节点。<br>**判断结果**：直接公开 | 对比文件第二段记载：“入力バッファ回路２の入力電圧ＶａはＶDD−Ｖth1（Ｖth1はトランジスタＴr1のしきい値）となる。従って、トランジスタＴr1は入力電圧ＶａをＶDD−Ｖth1以下に規制する降圧素子として動作する。”<br>（译文：输入缓冲电路2的输入电压Va变为VDD-Vth1（Vth1是晶体管Tr1的阈值）。因此，晶体管Tr1作为降压元件工作，将输入电压Va限制在VDD-Vth1以下。） | 对比文件中的“输入缓冲电路2的输入端子”处的电压Va，受到晶体管Tr3（对应于传统例中的Tr1）的限制，使其电压不超过VDD减去阈值电压，从而防止后续电路过压。该节点Va的功能与目标专利中“电压受限的输出节点”（即图1中的节点A）完全相同，都是作为内部受限电压节点，为后续检测电路提供经过电压限制的信号。因此，该特征被直接公开。 |
| **技术特征C**：第一半导体器件，配置成在所述输入节点处的输入电压落在所述输入电压范围的所述第一范围内时将所述输入节点与所述电压受限的输出节点耦合。<br>**判断结果**：直接公开 | 对比文件第二段记载：“入力パッド１に入力される入力信号がＬレベル（例えば０Ｖ）となると、トランジスタＴr3は常時オン状態に維持されているので、入力バッファ回路２の入力電圧ＶａはＬレベルとなる。”<br>（译文：当输入到输入焊盘1的输入信号为L电平（例如0V）时，晶体管Tr3保持常开状态，因此输入缓冲电路2的输入电压Va为L电平。） | 对比文件明确指出，当输入为低电平（L电平，例如0V，对应于目标专利的第一范围）时，作为降压元件的晶体管Tr3（N沟道MOSFET）导通，将输入焊盘1（输入节点）与输入缓冲电路2的输入端子（电压受限节点Va）耦合，使Va跟随输入变为低电平。这完全公开了特征C的技术方案。 |
| **技术特征D**：第二半导体器件，配置成在所述输入节点处的所述输入电压落在所述输入电压范围的所述第二范围内时将所述电压受限的输出节点耦合至包括电源电压电平的电源电压源。<br>**判断结果**：隐含公开 | 对比文件第二段记载：“入力バッファ回路２の入力端子は、ＮチャネルＭＯＳトランジスタＴr2を介して電源ＶDDに接続され、同トランジスタＴr2のゲートは、入力バッファ回路の入力端子に接続される。”、“入力電圧Ｖａが電源ＶDDよりトランジスタＴr2のしきい値Ｖth2以上高くなると、トランジスタＴr2がダイオードとして動作する。従って、入力電圧ＶａはＶDD−Ｖth2以下に規制される。”<br>（译文：输入缓冲电路2的输入端子通过N沟道MOS晶体管Tr2连接到电源VDD，该晶体管Tr2的栅极连接到输入缓冲电路的输入端子。当输入电压Va比电源VDD高出晶体管Tr2的阈值Vth2以上时，晶体管Tr2作为二极管工作。因此，输入电压Va被限制在VDD-Vth2以下。） | 对比文件公开了晶体管Tr2，其源极连接电源VDD，漏极连接电压受限节点Va，栅极连接Va。当输入为高电平（第二范围）导致Va电压上升并超过(VDD - Vth2)时，Tr2导通，将节点Va“耦合”至电源VDD（尽管实际钳位在VDD-Vth2）。虽然目标专利的第二半导体器件（M1）是在输入高时将输出节点“上拉”至电源电压（1.8V），而对比文件的Tr2主要作用是“钳位”以防止Va过高，但两者的技术手段本质都是通过一个半导体器件，在输入高电压条件下，建立从电压受限节点到电源电压源的导电通路。本领域技术人员可以从Tr2的“二极管连接”和“将Va限制在VDD-Vth2以下”的描述中，合理推断出Tr2在输入高电压时起到了将Va节点耦合至电源VDD的作用。因此，该特征被隐含公开。 |
| **技术特征E**：其中所述输入电压范围大于所述第一或第二半导体器件任一者的工作范围，并且其中所述输入电压范围大于所述电源电压电平。<br>**判断结果**：直接公开 | 对比文件第二段记载：“入力パッド１に電源ＶDDより高電圧の信号が入力される”、“電源ＶDDとして例えば２．５Ｖが供給され、入力パッド１に入力されるＨレベルの信号が３Ｖとなるような場合”。<br>（译文：向输入焊盘1输入高于电源VDD的高电压信号。例如，电源VDD为2.5V，输入到输入焊盘1的H电平信号为3V。） | 对比文件明确教导了输入信号电压（3V）可以高于电路电源电压VDD（例如2.5V）。为了使电路能承受此高电压而不损坏，必须使用具有降压功能的晶体管（如Tr3）。这隐含了该输入电压范围（高达3V）大于电路中常规低电压晶体管（如构成输入缓冲电路2的器件）的正常工作电压范围（通常最高为VDD）。因此，本领域技术人员能够直接且毫无疑义地得出：输入电压范围大于电源电压电平，也大于电路中半导体器件（如Tr3、Tr2）的工作范围（其最大工作电压通常设计为等于或略高于VDD）。 |
| **技术特征F**：耦合至所述电压受限的输出节点的单端电压检测电路。<br>**判断结果**：直接公开 | 对比文件第二段记载：“入力バッファ回路２”、“入力バッファ回路２の入力端子”。<br>（译文：输入缓冲电路2。输入缓冲电路2的输入端子。） | 对比文件中的“入力バッファ回路２”（输入缓冲电路2）直接接收来自电压受限节点Va的信号。该输入缓冲电路2的功能就是对输入电压Va进行检测并产生相应的逻辑输出（高或低），其本质就是一个单端电压检测电路（例如，可以是一个反相器或施密特触发器）。因此，该特征被直接公开。 |
| **技术特征G**：其中所述单端电压检测电路包括迟滞生成电路系统以降低所述比较器电路的噪声灵敏度。<br>**判断结果**：直接公开 | 对比文件第二段记载：“ヒステリシス特性を備えた入力バッファ回路２を使用すると、上記各実施の形態により入力バッファ回路２のヒステリシス特性を変更することなく動作させることができる。”<br>（译文：通过使用具有迟滞特性的输入缓冲电路2，可以根据上述各实施方式操作，而无需改变输入缓冲电路2的迟滞特性。） | 对比文件明确提到了输入缓冲电路2可以具有“迟滞特性”（ヒステリシス特性）。具有迟滞特性的输入缓冲电路（如施密特触发器）其内部必然包含用于生成迟滞的电路系统（例如，正反馈网络）。设置迟滞的目的正是为了提高抗噪声能力，即降低噪声灵敏度。因此，对比文件直接公开了特征G。 |
| **技术特征H**：其特征在于，所述输入电压范围包括在所述第一范围与所述第二范围之间的第三范围，并且其中在所述输入节点处的所述输入电压落在所述第三范围内时，所述第一和第二半导体器件均不控制所述电压受限的输出节点。<br>**判断结果**：未公开 | 对比文件未描述在特定输入电压范围内，晶体管Tr3和Tr2均不导通或不控制节点Va的状态。其工作模式为：输入低时Tr3导通；输入高时Tr3和Tr2（作为二极管）共同作用限制Va。未提及一个使两者均“不控制”输出电压的中间过渡范围。 | 目标专利明确限定了在第一范围（低）和第二范围（高）之间存在一个“第三范围”，在此范围内两个主控晶体管（M1和M2）均不导通，输出节点处于“浮置”状态。对比文件的电路工作原理是基于晶体管导通的降压和钳位，没有描述或暗示存在这样一个两者均不控制的明确电压区间。因此，该特征未被对比文件公开。 |
| **技术特征I**：其特征在于，所述第一和第二半导体器件包括金属氧化物半导体晶体管。<br>**判断结果**：直接公开 | 对比文件第二段多处记载：“ＮチャネルＭＯＳトランジスタＴr1”、“ＮチャネルＭＯＳトランジスタＴr2”、“ＮチャネルＭＯＳトランジスタＴr3”。<br>（译文：N沟道MOS晶体管Tr1。N沟道MOS晶体管Tr2。N沟道MOS晶体管Tr3。） | 对比文件中作为核心器件的Tr3（对应于第一半导体器件）和Tr2（对应于第二半导体器件）明确为“ＮチャネルＭＯＳトランジスタ”，即N沟道金属氧化物半导体（MOS）晶体管。因此，该特征被直接公开。 |
| **技术特征J**：其特征在于，所述第一和第二半导体器件的工作范围的最大电压为约1.8V。<br>**判断结果**：未公开 | 对比文件中提及的电源电压VDD例如为2.5V，但未明确指出晶体管Tr3和Tr2的“工作范围的最大电压”具体为多少。 | 目标专利明确限定了器件工作范围的最大电压约为1.8V。对比文件虽然涉及高电压输入（3V）和低电压电源（2.5V），但并未具体公开其内部晶体管的工作电压上限为“约1.8V”。该具体数值特征未被公开。 |
| **技术特征K**：其特征在于，所述迟滞生成电路系统包括二极管式连接的晶体管以及开关晶体管。<br>**判断结果**：未公开 | 对比文件仅提到输入缓冲电路2可以具有“迟滞特性”，但未披露其内部具体实现电路，更没有公开该迟滞生成电路是由“二极管式连接的晶体管以及开关晶体管”构成。 | 目标专利的迟滞生成电路具有特定的电路结构（如图1中的M5、M6）。对比文件仅功能性公开了可以使用具有迟滞特性的电路，但未公开其具体实现方式。因此，该具体的电路组成特征未被公开。 |
| **技术特征L**：其特征在于，所述比较器电路除了漏泄电流之外不消耗静态电流。<br>**判断结果**：未公开 | 对比文件全文未提及该电路“不消耗静态电流”或类似的零静态功耗特性。其电路（如Tr3常通，Tr2可能在一定条件下导通）在工作时很可能存在静态电流路径。 | 目标专利强调其电路“不消耗静态电流并且仅会经历电流漏泄”这一重要优点。对比文件的电路并未描述或暗示具有此特性。因此，该特征未被公开。 |
<<<A>>><<<B>>><<<C>>><<<d>>><<<E>>><<<F>>><<<G>>><<<I>>>