对比文件名称：JP2007242663A_Description_20260321_0230
目标专利名称：398具有包括磁性隧道结的顶部电极及底部电极的装置的制造与集成CN102687298B
本次调用模型名称：深度分析模型
**特征比对表格**
| 技术特征描述及公开性判断结果 | 对比文件原文引用 (段落号或部分) | 公开性论述 |
| **A. 在层间或金属间电介质衬底上沉积隔离层《隐含公开》** | [0014] “半導体基板１の上に層間絶縁膜５を形成する。” <br> [0016] “層間絶縁膜５の上に層間絶縁膜８を形成する。” <br> [0016] “層間絶縁膜８の上に、さらに層間絶縁膜１３を形成する。” <br> [0016] “層間絶縁膜１３の上に、さらに層間絶縁膜１５を形成する。” <br> [0016] “層間絶縁膜１５の上に、さらに層間絶縁膜２０を形成する。” | 对比文件图1A及相关描述公开了在半导體基板1上依次形成多层“層間絶縁膜”（层间绝缘膜，即电介质层），包括层间绝缘膜20。该层间绝缘膜20构成了MTJ元件（30）形成的基底，其作用与目标专利说明书[0035]及图7A中用于将底部电极层710与下方的层间/金属间电介质衬底702（包含通孔708和接触件706）分隔开的“隔离层704”相同，都是作为绝缘层为后续电极层提供支撑和电隔离。因此，本领域技术人员能够从对比文件中毫无疑义地得出在衬底上形成绝缘层（隔离层）的技术方案。 |
| **B. 在所述隔离层和第一接触件上沉积第一电极层，所述第一接触件嵌入于所述层间或金属间电介质衬底中，并且延伸穿过所述隔离层《隐含公开》** | [0014-0016] 描述了形成导電プラグ（导电塞）6, 7, 14, 21的过程，这些导电塞嵌入在层间绝缘膜5, 8, 13, 15, 20中。 <br> [0018] “層間絶縁膜２０の上に、導電プラグ２１に接続され、対応するディジット線１６の上方まで達する配線２５を形成する。” <br> [0019] “配線２５の上に、ＭＴＪ素子３０を形成する。” <br> [0020] “Ｔａからなる下部電極６１の上に、...上部電極６７がこの順番に積層されている。” | 对比文件公开了嵌入在层间绝缘膜20中的导电塞21（相当于第一接触件）。在层间绝缘膜20（相当于隔离层）上形成了配线25，该配线25连接至导电塞21。然后，在配线25上形成MTJ元件30，其中包含下部电极61（相当于第一电极层）。虽然下部电极61直接形成在配线25上，而非直接形成在隔离层和接触件上，但配线25本身是形成在层间绝缘膜20上并与导电塞21连接的导电层。本领域技术人员可以理解，为了电连接，下部电极61通过配线25与下方的接触件（导电塞21）电性连接，且配线25延伸穿过作为隔离层的层间绝缘膜20。这种结构在功能上等同于目标专利中的“在隔离层和第一接触件上沉积第一电极层”。因此，该技术特征被隐含公开。 |
| **C. 在所述第一电极层上与所述第一接触件偏移制造磁性装置《隐含公开》** | [0019] “配線２５の上に、ＭＴＪ素子３０を形成する。ＭＴＪ素子３０は、配線２５とディジット線１６とが交差する領域の上に配置される。” | 对比文件公开了在配线25（其连接至第一接触件21）上制造MTJ元件30（磁性装置）。并且明确指出MTJ元件30位于配线25与digit线16的交差区域上方。这意味着MTJ元件30的位置与下方的接触件（通过配线25连接）在平面上是偏移的，而不是直接对准。这与目标专利中“与所述第一接触件偏移”的技术特征相符。因此，该技术特征被隐含公开。 |
| **D. 在制造所述磁性装置之后图案化所述第一电极层《未公开》** | [0022] “これらの各層は、例えばスパッタリングにより成膜され、イオンミリング等によりパターニングされる。” | 对比文件描述了MTJ元件30（包括下部电极61）的各层通过成膜然后图案化形成。然而，该图案化步骤是针对整个MTJ叠层（包括下部电极61、磁性层和上部电极67）一次性进行的，如图1B所示，形成了孤立的MTJ柱状结构。对比文件没有描述在制造了MTJ磁性装置之后，再单独对第一电极层（下部电极61）进行图案化的步骤。目标专利的关键点之一正是在制造MTJ（图7A-B）后，再单独图案化底部电极层（图7C，框615）。此特征在对比文件中未被公开。 |
| **E. 在经图案化的第一电极层上沉积顶盖层，所述顶盖层围绕所述经图案化的第一电极层的至少一个边缘延伸且直接接触所述隔离层《隐含公开》** | [0023] “層間絶縁膜２０の上に酸化シリコンからなる層間絶縁膜３５を、プラズマＣＶＤにより形成する。層間絶縁膜３５は、配線２５及びＭＴＪ素子３０を覆う。” | 对比文件在形成MTJ元件30（包括其下部电极61）后，沉积了层间绝缘膜35覆盖整个结构，包括MTJ元件30的顶部和侧面（即围绕其边缘），并直接接触下方的层间绝缘膜20（相当于隔离层）。虽然层间绝缘膜35是作为后续平坦化和形成接触孔的介质层，但其在沉积时覆盖并保护MTJ元件侧壁的作用，与目标专利中“顶盖层”保护经图案化的第一电极层边缘的作用类似。因此，该技术特征被隐含公开。 |
| **F. 将第一电介质层沉积于所述磁性装置及所述第一电极层上《直接公开》** | [0023] “層間絶縁膜２０の上に酸化シリコンからなる層間絶縁膜３５を、プラズマＣＶＤにより形成する。層間絶縁膜３５は、配線２５及びＭＴＪ素子３０を覆う。” | 对比文件明确公开了在形成MTJ元件30（磁性装置，其包含下部电极61即第一电极层）之后，沉积层间绝缘膜35覆盖MTJ元件30及配线25（配线25位于第一电极层下方）。层间绝缘膜35即为第一电介质层。该特征被直接公开。 |
| **G. 在沉积所述第一电介质层之后沉积第二电极层《直接公开》** | [0027] “保護膜３６の上にビット線４０を形成する。ビット線４０は、...ビアホール３７内を経由してＭＴＪ素子３０の上部電極６７に接続される。” | 对比文件公开了在沉积第一电介质层（层间绝缘膜35）并经过氮化处理形成保护膜36后，形成了位线40。位线40通过接触孔37与MTJ的上部电极67连接，其作用相当于连接到磁性装置的第二电极层。因此，在沉积第一电介质层之后沉积第二电极层的步骤被直接公开。 |
| **H. 及在沉积所述第二电极层之后图案化所述第二电极层《直接公开》** | [0027] “保護膜３６の上にビット線４０を形成する。” | 对比文件中“形成する”ビット線40（位线）必然包含图案化步骤，以形成特定的布线形状（如图1F所示）。因此，在沉积第二电极层（位线40）之后对其进行图案化的技术特征被直接公开。 |
| **I. 其中所述磁性装置包含磁性隧道结《直接公开》** | [0002] “ＭＴＪ素子...磁気トンネル接合（MagneticTunnel Junction：ＭＴＪ）素子” <br> [0020] “ＭＴＪ素子３０は、...トンネルバリア層６５...” | 对比文件全文描述的“ＭＴＪ素子30”即为磁性隧道结（MTJ）。该技术特征被直接公开。 |
| **J. 其进一步包含将所述磁性隧道结集成到磁性随机存取存储器中《直接公开》** | [0002] “磁気抵抗効果素子を用いた磁気ランダムアクセスメモリ（MagneticRandom Access Memory：ＭＲＡＭ）” <br> [0036]-[0039] 描述了包含MTJ、MOS晶体管、字线、位线等的MRAM存储单元电路和布局。 | 对比文件明确公开了将MTJ元件（磁性隧道结）应用于MRAM（磁性随机存取存储器）中。该技术特征被直接公开。 |
| **K. 其进一步包含在沉积所述第二电极层之前平坦化所述第一电介质层《未公开》** | [0023] “層間絶縁膜３５を、プラズマＣＶＤにより形成する。” <br> [0024] “層間絶縁膜３５の表層部を窒化することにより、保護膜３６を形成する。” | 对比文件描述了沉积层间绝缘膜35（第一电介质层）后，直接对其表面进行氮化处理形成保护膜36，没有提及对层间绝缘膜35进行平坦化（如CMP）的步骤。该技术特征在对比文件中未被公开。 |
| **L. 其中沉积顶盖层包含：在制造所述磁性装置之后将第一顶盖层沉积于所述磁性装置上《隐含公开》** | [0023] “層間絶縁膜２０の上に酸化シリコンからなる層間絶縁膜３５を、プラズマＣＶＤにより形成する。層間絶縁膜３５は、配線２５及びＭＴＪ素子３０を覆う。” | 对比文件在制造MTJ元件30（磁性装置）之后，沉积了层间绝缘膜35覆盖MTJ元件30。此层间绝缘膜35在目标专利的语境下可被视为第一顶盖层，起到初始覆盖和保护作用。因此，该技术特征被隐含公开。 |
| **M. 其中沉积顶盖层进一步包含：在沉积所述第一顶盖层之后蚀刻所述第一顶盖层以暴露所述磁性装置的表面《未公开》** | [0026] “層間絶縁膜３５及び保護膜３６にビアホール３７を形成し、ＭＴＪ素子３０の上部電極６７の表面の一部を露出させる。” | 对比文件公开了蚀刻层间绝缘膜35和其上的保护膜36以形成接触孔37，从而暴露MTJ元件30的上部电极67表面。但这并非针对“第一顶盖层”（层间绝缘膜35）的整体蚀刻以暴露磁性装置顶面，而是局部蚀刻以形成接触孔。目标专利中蚀刻第一顶盖层以暴露磁性装置整个表面的步骤未被公开。 |
| **N. 及在蚀刻所述第一顶盖层之后且在沉积所述第一电介质层之前，沉积第二顶盖层《未公开》** | 无对应内容。 | 对比文件在蚀刻接触孔37后，并未描述在蚀刻后的结构上再沉积一个“第二顶盖层”，而是直接形成了位线40。目标专利中在蚀刻第一顶盖层后沉积第二顶盖层的步骤未被公开。 |
| **O. 其进一步包含：在图案化所述第二电极层之后沉积第二电介质层《直接公开》** | [0027] “保護膜３６の上にビット線４０を形成する。...ビット線４０を覆うように酸化シリコンからなる層間絶縁膜４５を形成する。” | 对比文件明确公开了在形成（即图案化）位线40（第二电极层）之后，沉积层间绝缘膜45覆盖位线40。层间绝缘膜45即为第二电介质层。该特征被直接公开。 |
| **P. 及平坦化所述第二电介质层《直接公开》** | [0029] “化学機械研磨（ＣＭＰ）を行うことにより層間絶縁膜４５の表面を平坦化する。” | 对比文件第[0029]段（对应图4B）明确记载了通过化学机械研磨（CMP）平坦化层间绝缘膜45（第二电介质层）的表面。该特征被直接公开。 |
| **Q. 其进一步包含：在沉积所述第二电介质层之后图案化到所述第二电极层的电路径《直接公开》** | [0026] “層間絶縁膜３５及び保護膜３６にビアホール３７を形成し、ＭＴＪ素子３０の上部電極６７の表面の一部を露出させる。” <br> [0027] “ビット線４０は、...ビアホール３７内を経由してＭＴＪ素子３０の上部電極６７に接続される。” | 对比文件公开了在沉积层间绝缘膜35（第一电介质层）和形成保护膜36后，图案化形成接触孔37（ビアホール），该接触孔37即为到达第二电极层（位线40的接触点，位线40连接至上部电极67）的电路径的一部分。结合形成位线40本身也是图案化电路径的过程，该技术特征被直接公开。 |
| **R. 及用导电材料填充所述电路径《直接公开》** | [0027] “ビット線４０を形成する。” <br> [0017] “上層の導電プラグ１４、２１、孤立配線９、１７、グランド線１０、ディジット線１６は、銅（Ｃｕ）等で形成される。” | 对比文件中形成位线40必然使用导电材料填充。并且[0017]段明确指出上层布线使用铜等导电材料形成。因此，用导电材料填充电路径的特征被直接公开。 |
| **S. 其中图案化所述电路径包含图案化沟槽《隐含公开》** | [0027] “保護膜３６の上にビット線４０を形成する。” | 对比文件中形成位线40（电路径）的工艺未明确说明是沟槽工艺还是淀积后图形化工艺。然而，在半导体制造中，形成金属布线（如位线）通常涉及在介电层中图案化沟槽，然后填充金属的工艺（镶嵌工艺）。本领域技术人员可以从“形成する”这一描述中，合理地推断出这可能包含图案化沟槽的步骤。因此，该技术特征被隐含公开。 |
| **T. 其中图案化所述电路径进一步包含图案化通孔《直接公开》** | [0026] “層間絶縁膜３５及び保護膜３６にビアホール３７を形成し、ＭＴＪ素子３０の上部電極６７の表面の一部を露出させる。” | 对比文件明确公开了图案化形成“ビアホール”（通孔）37，以暴露上部电极67的表面，这是电路径图案化的一部分。该特征被直接公开。 |
| **U. 其进一步包含在填充所述电路径之后沉积顶部顶盖层《未公开》** | 无对应内容。 | 对比文件在形成位线40和层间绝缘膜45后，没有描述再沉积一个“顶部顶盖层”的步骤。该技术特征未被公开。 |
| **V. 其中同一掩模产生用于图案化所述第二电极层且图案化所述第一电极层的图案《未公开》** | 无对应内容。 | 对比文件中没有提及使用同一掩模来图案化第一电极层（下部电极61）和第二电极层（位线40）。第一电极层作为MTJ叠层的一部分被图案化，而第二电极层（位线）是后续独立形成的。该技术特征未被公开。 |
| **W. 其中沉积顶盖层包含：在制造所述磁性装置之后且在沉积所述第一电介质层之前清洁所述磁性装置《未公开》** | 无对应内容。 | 对比文件在沉积层间绝缘膜35（第一电介质层）之前，没有描述清洁MTJ元件30（磁性装置）的步骤。该技术特征未被公开。 |
| **X. 及在清洁所述磁性装置之后将第一顶盖层沉积于所述磁性装置上《未公开》** | 无对应内容。 | 由于对比文件没有公开清洁步骤，因此在清洁之后沉积第一顶盖层的步骤也未被公开。 |
| **Y. 其进一步包含将所述磁性装置集成于以下各者中的至少一者中：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元及计算机《隐含公开》** | [0001] “磁気抵抗効果素子を含む半導体装置及びその製造方法に関し、磁気抵抗効果素子の抵抗変化により情報を記憶するメモリに適した半導体装置及びその製造方法に関する。” | 对比文件公开了将MTJ（磁性装置）集成到存储器（如MRAM）中。MRAM作为一种存储器，其应用领域广泛，本领域技术人员知晓MRAM可以集成到各种电子设备中，包括但不限于通信装置、计算机等。虽然对比文件未明确列举具体设备，但将磁性存储装置集成到电子设备中是该领域的常规应用。因此，该技术特征被隐含公开。 |
<<<F>>><<<G>>><<<H>>><<<I>>><<<J>>><<<O>>><<<P>>><<<Q>>><<<R>>><<<T>>>
<<<a>>><<<b>>><<<c>>><<<e>>><<<s>>><<<y>>>