**对比文件名称**：2004-09-29_EP1463110A_发明公开_EP1463110A2 Semiconductor memory device comprising magneto resistive element and its manufacturing method
**目标专利名称**：398具有包括磁性隧道结的顶部电极及底部电极的装置的制造与集成CN102687298B
**模型名称**：DeepSeek最新版模型
**特征比对表格**
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 技术特征A：在层间或金属间电介质衬底上沉积隔离层<br>**《未公开》** | 对比文件涉及在半导体衬底10上形成元件隔离区域STI和层间绝缘膜14、17、21等（参见附图说明及[0024]-[0029]段）。 | 目标专利中的“隔离层”用于将底部电极层与层间/金属间电介质衬底分开（参见目标专利说明书[0035]段及图7A，隔离层704）。对比文件虽然描述了多个层间绝缘膜（例如14、17、21），并提及了元件隔离区域STI，但并未公开在层间/金属间电介质衬底上专门沉积一个用于隔离底部电极层的“隔离层”。对比文件的层间绝缘膜用于隔离晶体管、互连层等，其作用和位置与目标专利中位于底部电极层下方的隔离层不同。因此，该特征未被公开。 |
| 技术特征B：在所述隔离层和第一接触件上沉积第一电极层，所述第一接触件嵌入于所述层间或金属间电介质衬底中，并且延伸穿过所述隔离层<br>**《未公开》** | 对比文件描述了在层间绝缘膜21上形成非磁性导电膜23（Ta/Al/Ta）作为引线互连层（leading interconnect layer）（[0029]段，[0037]段，图2B）。接触插塞22形成于层间绝缘膜21中并连接到非磁性导电膜23（[0028]段）。 | 对比文件中的“非磁性导电膜23”在位置上和功能上类似于目标专利的“第一电极层”（底部电极层）。接触插塞22类似于“第一接触件”。然而，如特征A所述，对比文件缺少目标专利中关键的“隔离层”结构。因此，对比文件公开了在层间绝缘膜上沉积导电层并连接到接触插塞，但未公开该导电层沉积在“隔离层”上，且未公开接触件“延伸穿过所述隔离层”这一具体结构关系。该特征未被完整公开。 |
| 技术特征C：在所述第一电极层上与所述第一接触件偏移制造磁性装置<br>**《未公开》** | 对比文件公开了在非磁性导电膜23上制造磁阻元件27（MTJ）（[0029]段）。磁阻元件27形成于用作写入字线的金属互连层20的正上方（[0029]段）。 | 目标专利的“偏移”意指磁性装置（如MTJ）并非直接位于第一接触件正上方，而是有一定错位（参见图7A，MTJ 721形成于底部电极层710上，而底部电极层710通过接触件706连接到通孔708，MTJ并不在通孔708正上方）。对比文件虽然指出磁阻元件27位于金属互连层20（写入字线）上方，但未明确描述磁阻元件27与下方的接触插塞22（对应于第一接触件）是否存在位置上的偏移关系。从附图1A和2A推断，磁阻元件27通过非磁性导电膜23连接到接触插塞22，但元件27本身可能位于接触插塞22上方区域。由于“偏移”关系未被明确描述或暗示，本领域技术人员无法毫无疑义地得出或必然推断出该特征。 |
| 技术特征D：在制造所述磁性装置之后图案化所述第一电极层<br>**《未公开》** | 对比文件中，在形成磁阻元件27（包括自由层30、侧壁绝缘膜40、钉扎层28）和SiO2保护膜41之后，才使用保护膜41作为掩模来图案化非磁性导电膜23以形成引线互连层（[0051]-[0055]段，图2J-2L）。 | 目标专利的核心改进之一在于分步蚀刻：先制造并图案化MTJ，然后**单独**图案化底部电极（第一电极层），之后再沉积填充电介质（参见[0054]段，图7B-7C）。对比文件的工艺顺序截然不同：它是先形成完整的磁阻元件堆栈（包括顶盖层和侧壁绝缘膜），然后**最后**才图案化底部的非磁性导电膜（第一电极层）。两者图案化第一电极层的工艺时机和作用不同。目标专利是为了在MTJ侧壁形成大空间以利于无空隙的电介质填充，而对比文件是为了定义最终的引线互连。因此，该特征未被公开。 |
| 技术特征E：在经图案化的第一电极层上沉积顶盖层，所述顶盖层围绕所述经图案化的第一电极层的至少一个边缘延伸且直接接触所述隔离层<br>**《未公开》** | 对比文件描述了在磁阻元件27上形成顶盖层36（Ta/Al/Ta），并在自由层30和顶盖层36的侧壁上形成侧壁绝缘膜40（Al2O3）（[0031]-[0033]段，图1B）。 | 目标专利的“顶盖层”是在图案化第一电极层（底部电极）之后沉积的，并围绕底部电极的边缘延伸且接触隔离层（参见图7C，第一顶盖层734）。对比文件的“顶盖层36”是磁阻元件堆栈的一部分，形成于自由层30之上，其作用是作为磁阻元件的保护层/顶部接触预备层。对比文件的“侧壁绝缘膜40”形成于自由层和顶盖层的侧壁，但其作用是防止上下铁磁层短路，且材料为Al2O3，而非目标专利中可能为SiC或SiN的顶盖层。两者在沉积时机、位置、结构和功能上均不相同。因此，该特征未被公开。 |
| 技术特征F：将第一电介质层沉积于所述磁性装置及所述第一电极层上<br>**《未公开》** | 对比文件描述了在图案化引线互连层23后，形成层间绝缘膜42覆盖其上（[0055]段）。在图案化磁阻元件后、图案化引线互连层前，还形成了SiO2保护膜41覆盖磁阻元件27（[0051]段，图2J）。 | 目标专利的“第一电介质层”是在图案化底部电极之后、沉积顶部电极之前沉积的，用于填充MTJ和底部电极之间的空间并平坦化（参见[0054]段，图7D-7E，中间金属间电介质层742）。对比文件的SiO2膜41是保护膜，形成于完整的磁阻元件（包括侧壁绝缘膜和顶盖层）上，其目的并非专门用于在沉积顶部电极前进行平坦化填充。对比文件的层间绝缘膜42则是在所有电极和元件图案化完成之后沉积的。两者在沉积步骤顺序和所起作用上存在本质区别。因此，该特征未被公开。 |
| 技术特征G：在沉积所述第一电介质层之后沉积第二电极层<br>**《未公开》** | 对比文件在磁阻元件顶部有“顶盖层36”（Ta/Al/Ta）（[0031]段）。 | 目标专利的“第二电极层”是顶部电极层，在平坦化的第一电介质层上沉积，用于形成与MTJ顶部连接的独立电极（参见[0054]段，图7E，顶部电极层750）。对比文件的“顶盖层36”虽然包含导电材料（Ta， Al），但其主要描述为磁阻元件的一部分，用于保护自由层并与后续的接触插塞43连接（[0034]段）。它并非在填充平坦化电介质层之后专门沉积的、用于图案化成独立顶部电极的导电层。功能上更偏向于元件保护/接触过渡层，而非目标专利中明确的“第二电极”。因此，该特征未被公开。 |
| 技术特征H：及在沉积所述第二电极层之后图案化所述第二电极层。<br>**《未公开》** | 对比文件中，顶盖层36是在图案化自由层30的步骤中一同图案化的（[0044]段，图2E）。 | 如上所述，对比文件没有对应于目标专利“第二电极层”的结构。其顶盖层36的图案化是与自由层同步完成的，并非作为一个独立的顶部电极层在沉积后再进行图案化。该特征未被公开。 |
| 技术特征I：其中所述磁性装置包含磁性隧道结。<br>**《直接公开》** | [0005]段：“An MRAM that is now examined so as to be put to practical use uses a magnetic tunnel junction (hereinafter simply referred to as an ‘MTJ’) for the memory cell.”；[0029]段：“The magneto resistive element 27 is … an MTJ element.” | 对比文件明确且多次指出其磁阻元件为磁性隧道结（MTJ）元件。本领域技术人员能够毫无疑义地得出该技术特征。 |
| 技术特征J：其进一步包含将所述磁性隧道结集成到磁性随机存取存储器中。<br>**《直接公开》** | [0001]段：“The present invention relates to a semiconductor memory device and its fabricating method, e.g. a magneto resistive element provided in a magneto resistive random access memory (MRAM)…”。全文均在描述MRAM器件及其制造。 | 对比文件的主题就是包含磁阻元件（MTJ）的MRAM半导体存储器器件及其制造方法。该技术特征被直接公开。 |
| 技术特征K：其进一步包含在沉积所述第二电极层之前平坦化所述第一电介质层。<br>**《未公开》** | 未发现对应内容。 | 对比文件没有公开目标专利中在沉积顶部电极层之前对电介质层进行平坦化（例如通过CMP）以暴露磁性装置顶部表面的步骤（参见目标专利[0054]段，图7E）。对比文件的工艺中不存在此步骤。 |
| 技术特征L：其中沉积顶盖层包含：在制造所述磁性装置之后将第一顶盖层沉积于所述磁性装置上。<br>**《未公开》** | [0042]段：“… a nonmagnetic conductive film is formed on the permalloy 35. Specifically, the following layers are sequentially formed using the sputtering method: the Ta layer 37 of, for example, 20 nm film thickness, the Al layer 38 of, for example, 50 nm film thickness, and the Ta layer 39 of, for example, 10 nm film thickness. This nonmagnetic conductive film is used to form a cap layer.” | 对比文件确实在形成自由层（磁性装置的一部分）之后沉积了顶盖层（Cap layer）。然而，该“顶盖层”在对比文件中的作用和后续处理与目标专利不同。目标专利的第一顶盖层用于临时保护MTJ侧壁，后续会被回蚀并可能被第二顶盖层替代（参见[0037]段）。对比文件的顶盖层是作为磁阻元件最终结构的一部分保留，并用于连接接触插塞。虽然“沉积顶盖层”这一动作被描述，但因其在整体工艺方案中的作用和目的不同，不能视为公开了目标专利该限定下的具体技术手段。 |
| 技术特征M：其中沉积顶盖层进一步包含：在沉积所述第一顶盖层之后蚀刻所述第一顶盖层以暴露所述磁性装置的表面<br>**《未公开》** | [0037]段：“… the first capping layer 734 is etched back to remove the capping layer from the top of the MTJ 721.” (此为对目标专利的描述，非对比文件内容) <br>对比文件未描述回蚀顶盖层以暴露磁性装置表面的步骤。 | 对比文件中未发现对已沉积的顶盖层36进行蚀刻以暴露下方自由层（磁性装置）表面的步骤。顶盖层36形成后即作为结构的一部分保留。因此，该特征未被公开。 |
| 技术特征N：及在蚀刻所述第一顶盖层之后且在沉积所述第一电介质层之前，沉积第二顶盖层。<br>**《未公开》** | 未发现对应内容。 | 对比文件的工艺中仅有一个顶盖层（Cap layer 36）。没有公开在蚀刻一个顶盖层后再沉积第二个顶盖层的步骤。该特征未被公开。 |
| 技术特征O：其进一步包含：在图案化所述第二电极层之后沉积第二电介质层<br>**《隐含公开》** | [0055]段：“Subsequently, the interlayer insulating film 42 is formed on the interlayer insulating film 21.” | 对比文件在完成磁阻元件和引线互连层的图案化后，沉积了层间绝缘膜42。这对应于在图案化所有电极和元件之后沉积另一层电介质。虽然对比文件没有“第二电极层”，但其“引线互连层”（相当于第一电极层）和磁阻元件图案化后，沉积层间绝缘膜42的步骤，在广义上可被视为在图案化相关导电结构后沉积“第二电介质层”。考虑到隐含公开的宽松标准，该特征有可能被本领域技术人员从对比文件的工艺顺序中推断出来。 |
| 技术特征P：及平坦化所述第二电介质层。<br>**《未公开》** | 未发现对应内容。 | 对比文件未提及对层间绝缘膜42进行平坦化的步骤。该特征未被公开。 |
| 技术特征Q：其进一步包含：在沉积所述第二电介质层之后图案化到所述第二电极层的电路径<br>**《隐含公开》** | [0055]段：“Then, the photolithography technique or the RIE method is used to make a contact hole that reaches the magneto resistive element 27. Furthermore, a conductor is filled into the contact hole to form the contact plug 43. Subsequently, the bit line 44 is formed on the interlayer insulating film 42…” | 对比文件描述了在层间绝缘膜42中制作接触孔并形成接触插塞43，然后在绝缘膜42上形成位线44。这构成了图案化电路径（接触孔和沟槽）以连接到磁阻元件（在对比文件中是通过顶盖层连接）。虽然对比文件中连接的目标是磁阻元件/顶盖层，而非“第二电极层”，但“图案化电路径”这一工艺步骤本身被公开。根据隐含公开的宽松标准，有可能推断出该特征。 |
| 技术特征R：及用导电材料填充所述电路径。<br>**《隐含公开》** | 同上，[0055]段：“… a conductor is filled into the contact hole to form the contact plug 43.” | 对比文件明确公开了用导体材料填充接触孔以形成接触插塞。这对应于用导电材料填充电路径。该特征被隐含公开。 |
| 技术特征S：其中图案化所述电路径包含图案化沟槽。<br>**《直接公开》** | [0055]段：“Subsequently, the bit line 44 is formed on the interlayer insulating film 42…” | 在半导体制造中，形成“位线（bit line）”通常涉及在绝缘层中图案化沟槽并填充导电材料。本领域技术人员阅读对比文件后，能毫无疑义地理解“形成位线44”包含了图案化沟槽这一技术手段。因此，该特征被直接公开。 |
| 技术特征T：其中图案化所述电路径进一步包含图案化通孔。<br>**《直接公开》** | [0055]段：“… make a contact hole that reaches the magneto resistive element 27. … form the contact plug 43.” | 对比文件明确描述了制作接触孔（contact hole）并形成接触插塞（contact plug）。接触孔即为通孔的一种形式。该特征被直接公开。 |
| 技术特征U：其进一步包含在填充所述电路径之后沉积顶部顶盖层。<br>**《未公开》** | 未发现对应内容。 | 对比文件未提及在形成接触插塞和位线之后沉积额外的顶部顶盖层。该特征未被公开。 |
| 技术特征V：其中同一掩模产生用于图案化所述第二电极层且图案化所述第一电极层的图案。<br>**《未公开》** | 未发现对应内容。 | 对比文件中，引线互连层（第一电极层）使用保护膜41作为掩模进行图案化（[0055]段），而顶盖层/自由层使用光刻胶50或硬掩模53进行图案化（[0043]-[0044]段，[0062]-[0064]段）。没有公开使用同一掩模来图案化这两层。该特征未被公开。 |
| 技术特征W：其中沉积顶盖层包含：在制造所述磁性装置之后且在沉积所述第一电介质层之前清洁所述磁性装置<br>**《未公开》** | [0036]段提及“原位溅镀工艺可在沉积第一顶盖层 734 之前清洁 MTJ 721 的顶部表面及侧表面。”（此为对目标专利的描述，非对比文件内容）<br>对比文件未明确描述在沉积顶盖层之前清洁磁性装置的步骤。 | 虽然对比文件广泛使用了溅射方法沉积各层，但并未明确记载在沉积顶盖层36之前有一个专门的清洁磁性装置（自由层）表面的步骤。该特征未被公开。 |
| 技术特征X：及在清洁所述磁性装置之后将第一顶盖层沉积于所述磁性装置上。<br>**《未公开》** | 同特征W，对比文件未明确记载清洁步骤，因此“清洁之后沉积”这一顺序组合特征也未被公开。 | 由于作为前提的“清洁”步骤未被公开，因此该组合特征也未被公开。 |
| 技术特征Y：其进一步包含将所述磁性装置集成于以下各者中的至少一者中：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元及计算机。<br>**《直接公开》** | 对比文件“应用示例”部分（[0158]-[0167]段，图27-33）明确描述了将MRAM（包含MTJ）应用于调制解调器（[0158]段）、蜂窝手机终端（[0160]段）、存储卡（[0163]段）等设备。这些设备属于通信装置、音乐/视频播放器（存储卡用途）、计算机外围设备等范畴。 | 对比文件明确公开了将其MRAM器件集成到多种电子设备中，这些设备覆盖了目标专利权利要求中列举的多种产品类型。本领域技术人员能够毫无疑义地得出该技术特征。 |
<<<I>>><<<J>>><<<S>>><<<T>>><<<Y>>>