对比文件名称：发明公开_KR1020150000947A 반도체 장치 및 그 제조 방법
目标专利名称：采用邻近非对称有源栅极/伪栅极宽度布局的场效应晶体管(FET)器件
模型名称：GPT-4
## 特征比对表格 ##
| 技术特征描述及公开性判断 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：衬底，包括具有顶表面的本体<br>**判断结果**：《直接公开》 | 说明书第[0021]段：“기판(10)은 Si, Ge, SiGe, GaP, GaAs, SiC, SiGeC, InAs 및 InP로 이루어지는 군에서 선택되는 적어도 하나의 반도체 물질을 포함할 수 있다. 또한, 기판(10)은 SOI(silicon on insulator) 기판을 포함할 수 있다.”<br>译文：基板(10)可以包括从由Si、Ge、SiGe、GaP、GaAs、SiC、SiGeC、InAs和InP组成的组中选择的至少一种半导体材料。此外，基板(10)可以包括SOI(绝缘体上硅)基板。 | 对比文件公开了构成半导体器件基础的“기판(10)”，即衬底。作为三维FinFET结构，该衬底必然具有包括顶表面在内的本体结构。本领域技术人员能够毫无疑义地确定其具备“包括具有顶表面的本体”这一基本特征。该特征在对比文件中作为器件的基础支撑结构，与目标专利中的作用相同。因此，该技术特征被直接公开。 |
| **技术特征B**：FET器件，包括：源极，设置在所述衬底中<br>**判断结果**：《隐含公开》 | 说明书第[0042]段：“소오스/드레인 영역들(72)이 배치될 수 있다. 예를 들면, 한 쌍의 제1 게이트(40)들 사이와, 제1 게이트(40)와 제2 게이트(140) 사이에 형성된 리세스 영역들(66)에 소오스/드레인 영역들(72)이 형성될 수 있다.”<br>第[0043]、[0044]、[0065]段描述了源/漏区域的形成和掺杂。<br>译文：可以布置源极/漏极区域(72)。例如，源极/漏极区域(72)可以形成在一对第一栅极(40)之间以及第一栅极(40)与第二栅极(140)之间形成的凹陷区域(66)中。 | 对比文件中的“소오스/드레인 영역들(72)”是FinFET器件的源极和漏极区域，它们形成在衬底的凹陷区域(66)中，并通过掺杂（例如离子注入）形成。虽然对比文件未明确区分“源极”和“漏极”，而是统称为“소오스/드레인”，但根据FinFET的基本工作原理，这些区域必然包含分别作为载流子注入端和收集端的源极和漏极。因此，本领域技术人员能够从对比文件公开的“소오스/드레인 영역들(72)”及其形成方法中，合理推断出“设置在所述衬底中的源极”这一特征。该特征在对比文件中作为晶体管的一部分，与目标专利中的作用相同。因此，该技术特征被隐含公开。 |
| **技术特征C**：漏极，设置在所述衬底中<br>**判断结果**：《隐含公开》 | 同上。 | 与特征B同理，对比文件中的“소오스/드레인 영역들(72)”必然包含漏极。本领域技术人员能够合理推断出“设置在所述衬底中的漏极”这一特征。该特征在对比文件中作为晶体管的一部分，与目标专利中的作用相同。因此，该技术特征被隐含公开。 |
| **技术特征D**：以及有源栅极，具有有源栅极宽度并且形成在所述源极与所述漏极之间<br>**判断结果**：《直接公开》 | 说明书第[0028]段：“제1 게이트(40)는 트랜지스터 동작을 위한 노말 게이트로 사용되고...”<br>第[0030]段：“적어도 하나의 제1 게이트(40)는 핀 영역들(F1, F2) 각각의 상면과 장변(L)의 측면들을 감싸며, 제2 필드 절연막(32)과 핀 영역들(F1, F2) 상에 배치될 수 있다.”<br>译文：第一栅极(40)被用作用于晶体管操作的常规栅极...至少一个第一栅极(40)可以包围鳍区域(F1, F2)各自的顶面和长边(L)的侧面，并布置在第二场绝缘膜(32)和鳍区域(F1, F2)上。 | 对比文件明确公开了“제1 게이트(40)”，并说明其作为用于晶体管操作的“노말 게이트”（常规栅极/正常栅极），这对应于目标专利中的“有源栅极”。它形成在鳍区域（即沟道区域）上，而鳍区域位于源极/漏极区域(72)之间（参见图1、2a及描述）。因此，该有源栅极必然形成在源极与漏极之间。任何栅极结构都具有宽度，因此“具有有源栅极宽度”这一属性是固有的。该特征在对比文件中用于控制沟道，与目标专利中的作用相同。因此，该技术特征被直接公开。 |
| **技术特征E**：以及隔离结构，邻近所述FET器件设置在所述衬底中，所述隔离结构包括：扩散中断，邻近所述FET器件的所述源极和所述漏极中的一个设置在所述衬底中，其中所述源极和所述漏极中的邻近所述扩散中断的一个的深度大于所述源极和所述漏极中的不邻近所述扩散中断的一个的深度<br>**判断结果**：《未公开》 | 说明书第[0024]段：“제1 필드 절연막(30)과 제2 필드 절연막(32)이 핀 영역들(F1, F2)의 단변(S) 및 장변(L)을 한정하는 트렌치(24)에 형성될 수 있다.”<br>第[0025]段：“제1 필드 절연막(30)과 제2 필드 절연막(32)은 핀 영역들(F1, F2)의 상면으로부터 각각 일정 깊이로 식각되어 핀 영역들(F1, F2)의 상면보다 낮은 상면을 가질 수 있다.”<br>译文：第一场绝缘膜(30)和第二场绝缘膜(32)可以形成在限定鳍区域(F1, F2)的短边(S)和长边(L)的沟槽(24)中。第一场绝缘膜(30)和第二场绝缘膜(32)可以从鳍区域(F1, F2)的顶面分别蚀刻一定深度，从而具有低于鳍区域(F1, F2)顶面的顶面。 | 对比文件公开了“제1 필드 절연막(30)”（第一场绝缘膜），其位于两个鳍之间，用于隔离，可对应于“扩散中断”。它邻近源极/漏极区域(72)设置（参见图2a，位于两个栅极之间）。**然而，目标专利的特征E明确限定了“邻近扩散中断的源极或漏极的深度大于不邻近扩散中断的源极或漏极的深度”**。这一深度差异是目标专利要解决的核心问题之一（由外延生长不均匀导致）。对比文件完全没有描述或暗示源极/漏极区域(72)存在这种深度差异。其描述和图示均未显示邻近第1필드 절연막(30)的源极/漏极区域(72)的深度与其他源极/漏极区域不同。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征F**：以及伪栅极，具有伪栅极宽度并且邻近所述有源栅极形成在所述扩散中断上方，所述伪栅极宽度比所述有源栅极宽度小栅极宽度余裕。<br>**判断结果**：《未公开》 | 说明书第[0028]段：“제2 게이트(140)는 트랜지스터의 동작에 활용되지 않는 더미 게이트로 사용될 수 있다.”<br>第[0031]段：“제2 게이트(140)는 제1 필드 절연막(30) 상에 형성될 수 있다.”<br>译文：第二栅极(140)可以用作不用于晶体管操作的伪栅极。第二栅极(140)可以形成在第一场绝缘膜(30)上。 | 对比文件公开了“제2 게이트(140)”（第二栅极），并明确其为“더미 게이트”（伪栅极），且形成在“제1 필드 절연막(30)”（第一场绝缘膜，可对应于扩散中断）上方，并邻近“제1 게이트(40)”（有源栅极）设置。**然而，目标专利的特征F明确限定了“伪栅极宽度比有源栅极宽度小栅极宽度余裕”**，即非对称宽度布局。对比文件完全没有提及或暗示제2 게이트(140)的宽度与제1 게이트(40)的宽度存在任何特定的尺寸关系，更没有公开제2 게이트(140)的宽度小于제1 게이트(40)的宽度这一关键限定。对比文件的图1、2a等图示中，两个栅极的宽度看起来可能相似，但没有任何文字描述支持宽度差异。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征G**：进一步包括：源极接触件，邻近所述有源栅极设置在所述源极上方<br>**判断结果**：《未公开》 | 无相关内容。 | 对比文件的说明书和附图中均未提及或显示任何与“源极接触件”或“漏极接触件”相对应的结构。其描述止步于源极/漏极区域(72)和栅极的形成。接触件是用于电连接的外部金属结构，对比文件未涉及此部分内容。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征H**：以及漏极接触件，邻近所述有源栅极设置在所述漏极上方，其中与所述源极和所述漏极中的邻近所述扩散中断的一个相对应的所述源极接触件和所述漏极接触件中的一个设置在所述有源栅极与所述伪栅极之间，并且与所述有源栅极隔开第一距离并且与所述伪栅极隔开第二距离，所述第二距离与所述第一距离相差隔离余裕，其中所述隔离余裕为所述栅极宽度余裕的一半。<br>**判断结果**：《未公开》 | 无相关内容。 | 如特征G所述，对比文件未公开任何接触件。因此，接触件的存在、其具体设置位置（在有源栅极与伪栅极之间）、以及与有源栅极和伪栅极之间的精确距离关系（第一距离、第二距离、隔离余裕），均完全未被公开。这些距离关系直接源于目标专利的非对称宽度布局（栅极宽度余裕），而该布局本身也未被公开。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征I**：其中所述有源栅极宽度为十五(15)纳米(nm)<br>**判断结果**：《未公开》 | 无相关内容。 | 对比文件完全没有公开任何具体的尺寸数值，包括栅极宽度。因此，该具体数值特征既未被直接公开，也未被隐含公开。 |
| **技术特征J**：其中所述伪栅极宽度为十三(13)nm<br>**判断结果**：《未公开》 | 无相关内容。 | 同上，对比文件未公开任何具体尺寸数值。因此，该具体数值特征既未被直接公开，也未被隐含公开。 |
| **技术特征K**：以及其中所述隔离余裕为一(1)nm。<br>**判断结果**：《未公开》 | 无相关内容。 | 该特征依赖于特征H和F的特定布局和尺寸关系，而这些均未被公开。对比文件未公开任何具体尺寸数值。因此，该具体数值特征既未被直接公开，也未被隐含公开。 |
| **技术特征L**：其中所述有源栅极宽度为十八(18)纳米(nm)<br>**判断结果**：《未公开》 | 无相关内容。 | 对比文件未公开任何具体尺寸数值。因此，该具体数值特征既未被直接公开，也未被隐含公开。 |
| **技术特征M**：其中所述伪栅极宽度为十四(14)nm<br>**判断结果**：《未公开》 | 无相关内容。 | 对比文件未公开任何具体尺寸数值。因此，该具体数值特征既未被直接公开，也未被隐含公开。 |
| **技术特征N**：以及其中所述隔离余裕为两(2)nm。<br>**判断结果**：《未公开》 | 无相关内容。 | 该特征依赖于特征H和F的特定布局和尺寸关系，而这些均未被公开。对比文件未公开任何具体尺寸数值。因此，该具体数值特征既未被直接公开，也未被隐含公开。 |
| **技术特征O**：其中所述栅极宽度余裕为至少两(2)纳米(nm)。<br>**判断结果**：《未公开》 | 无相关内容。 | 该特征限定了有源栅极与伪栅极宽度之差的数值范围。如特征F所述，对比文件未公开两者宽度存在差异，更未公开该差异的具体数值或范围。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征P**：其中所述有源栅极宽度为十五(15)nm<br>**判断结果**：《未公开》 | 无相关内容。 | 同特征I。对比文件未公开任何具体尺寸数值。因此，该具体数值特征既未被直接公开，也未被隐含公开。 |
| **技术特征Q**：以及其中所述伪栅极宽度为十三(13)nm。<br>**判断结果**：《未公开》 | 无相关内容。 | 同特征J。对比文件未公开任何具体尺寸数值。因此，该具体数值特征既未被直接公开，也未被隐含公开。 |
| **技术特征R**：其中所述有源栅极宽度为十七(17)nm<br>**判断结果**：《未公开》 | 无相关内容。 | 对比文件未公开任何具体尺寸数值。因此，该具体数值特征既未被直接公开，也未被隐含公开。 |
| **技术特征S**：以及其中所述伪栅极宽度为十四(14)nm。<br>**判断结果**：《未公开》 | 无相关内容。 | 对比文件未公开任何具体尺寸数值。因此，该具体数值特征既未被直接公开，也未被隐含公开。 |
| **技术特征T**：其中所述栅极宽度余裕至少为四(4)纳米(nm)<br>**判断结果**：《未公开》 | 无相关内容。 | 同特征O。对比文件未公开宽度差异及其数值范围。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征U**：以及其中所述有源栅极宽度为十八(18)nm。<br>**判断结果**：《未公开》 | 无相关内容。 | 同特征L。对比文件未公开任何具体尺寸数值。因此，该具体数值特征既未被直接公开，也未被隐含公开。 |
| **技术特征V**：被集成到集成电路(IC)中。<br>**判断结果**：《隐含公开》 | 说明书第[0085]-[0088]段，例如第[0085]段：“로직 영역(310)에 멀티 게이트 트랜지스터(210)가 배치되고, SRAM 형성 영역(320)에 멀티 게이트 트랜지스터(220)가 배치될 수 있다.” 以及第[0087]段描述了包含该器件的电子系统。<br>译文：多栅晶体管(210)可以布置在逻辑区域(310)中，多栅晶体管(220)可以布置在SRAM形成区域(320)中。 | 对比文件在具体实施方式和应用实例中，描述了将所公开的半导体器件（即包含有源栅极和伪栅极的FinFET）应用于逻辑区域、SRAM区域以及其他存储器区域，并最终构成电子系统的一部分（如图17的电子系统1000）。本领域技术人员能够毫无困难地理解，这种半导体器件是为了制造集成电路（IC）而设计和制造的，其被集成到IC中是必然的、不言而喻的用途。因此，该技术特征被隐含公开。 |
<<<A>>><<<D>>><<<v>>>