对比文件名称：发明授权_US09368496B1 Method for uniform recess depth and fill in single diffusion break for fin-type process and resulting devices
目标专利名称：采用邻近非对称有源栅极/伪栅极宽度布局的场效应晶体管(FET)器件
本次调用模型名称：DeepSeek-R1
## 特征比对表格 ##
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：衬底，包括具有顶表面的本体<br>**《直接公开》** | 对比文件说明书第[0032]段：FIG. 2A illustrates the Si substrate 101 ...<br>图2A示出了包括...的硅衬底101。 | 对比文件明确公开了“Si substrate 101”（硅衬底101），其必然包括具有顶表面的本体。本领域技术人员能够毫无疑义地确定，任何衬底均包含具有顶表面的本体结构。因此，技术特征A被对比文件直接公开。 |
| **技术特征B**：FET器件，包括：源极，设置在所述衬底中<br>**《隐含公开》** | 对比文件说明书第[0033]段：...forming source/drain regions in the Si fin between each pair of adjacent gate electrodes. As shown in FIG. 2L, in device 200, the cavities 231a to 231d are filled with (e.g., epi grown) source/drain material...<br>...在每对相邻栅电极之间的硅鳍中形成源极/漏极区域。如图2L所示，在器件200中，腔体231a至231d填充有（例如，外延生长的）源极/漏极材料... | 对比文件描述了在衬底（硅鳍）中形成并填充有源极/漏极材料的区域。虽然未明确指定哪个是“源极”，但FET器件必然包含源极和漏极。本领域技术人员根据FET的基本结构和对比文件公开的“源极/漏极区域”，能够毫无疑义地推断出该器件必然包括一个设置在衬底中的“源极”。因此，技术特征B被对比文件隐含公开。 |
| **技术特征C**：漏极，设置在所述衬底中<br>**《隐含公开》** | 同上。对比文件说明书第[0033]段描述了“source/drain regions”（源极/漏极区域）。 | 基于与技术特征B相同的理由，FET器件必然包含漏极。本领域技术人员根据对比文件公开的“源极/漏极区域”，能够推断出该器件必然包括一个设置在衬底中的“漏极”。因此，技术特征C被对比文件隐含公开。 |
| **技术特征D**：以及有源栅极，具有有源栅极宽度并且形成在所述源极与所述漏极之间<br>**《隐含公开》** | 对比文件说明书第[0033]段：... dummy gate electrodes 223, 223a, 223b, 223c, and 223d are placed at equidistance over the upper surface of the substrate fin 221... forming source/drain regions in the Si fin between each pair of adjacent gate electrodes...<br>...伪栅电极223，223a，223b，223c和223d等间距地放置在衬底鳍221的上表面上...在每对相邻栅电极之间的硅鳍中形成源极/漏极区域... | 对比文件公开了等间距的栅电极（223a-223d），以及在这些栅电极之间形成的源极/漏极区域。栅电极223a-223d在器件中起控制沟道的作用，即为“有源栅极”。它们形成在源极区域与漏极区域之间（例如，栅电极223a位于源极/漏极区域231a和231b之间）。虽然对比文件未明确使用“有源栅极宽度”这一术语，但本领域技术人员能够理解，任何栅极结构必然具有宽度。因此，技术特征D被对比文件隐含公开。 |
| **技术特征E**：以及隔离结构，邻近所述FET器件设置在所述衬底中，所述隔离结构包括：扩散中断，邻近所述FET器件的所述源极和所述漏极中的一个设置在所述衬底中，其中所述源极和所述漏极中的邻近所述扩散中断的一个的深度大于所述源极和所述漏极中的不邻近所述扩散中断的一个的深度<br>**《未公开》** | 对比文件说明书第[0003]段：... the cavities 107b and 107c adjacent to the sides of the STI 103 extend deeper into the substrate 101 when compared to their respective adjacent cavities 107a and 107d, wherein the depth differences are indicated by markers 109a and 109b.<br>...与STI 103两侧相邻的腔体107b和107c比它们各自相邻的腔体107a和107d更深地延伸到衬底101中，深度差异由标记109a和109b表示。<br>对比文件说明书第[0030]段：The present disclosure addresses and solves the problem of underfilled and irregular cavities in an IC device attendant upon forming source/drain cavities at opposite sides of an SDB.<br>本公开解决并克服了在SDB两侧形成源极/漏极腔体时伴随出现的IC器件中填充不足和不规则腔体的问题。 | 对比文件确实描述了在隔离结构（STI/SDB）附近形成的源极/漏极腔体深度可能更大的问题（如图1A）。**然而**，目标专利的此特征将“源极/漏极中的邻近扩散中断的一个的深度大于另一个的深度”作为其FET单元的一个**结构特征**。而对比文件背景技术（图1A）将深度不均视为**需要解决的问题**，其发明内容正是通过引入低k介质间隔物等技术手段来**消除**这种深度差异，以形成均匀深度的腔体（如图2L，腔体深度233相同）。因此，对比文件既未在其技术方案中公开将深度差异作为设计特征，也未暗示要保留这种差异。两者在技术问题、解决方案和最终结构特征上存在根本区别。此特征未被公开。 |
| **技术特征F**：以及伪栅极，具有伪栅极宽度并且邻近所述有源栅极形成在所述扩散中断上方，所述伪栅极宽度比所述有源栅极宽度小栅极宽度余裕。<br>**《未公开》** | 对比文件说明书第[0033]段：... dummy gate electrodes 223, 223a, 223b, 223c, and 223d are placed at equidistance over the upper surface of the substrate fin 221. The dummy gate electrode 223 is formed over oxide material 217b...<br>...伪栅电极223，223a，223b，223c和223d等间距地放置在衬底鳍221的上表面上。伪栅电极223形成在氧化物材料217b上... | 对比文件公开了“dummy gate electrode 223”（伪栅电极223）形成在氧化物材料217b（覆盖STI 103，即SDB）上方，且与其他栅电极（223a-223d）邻近。然而，对比文件**没有描述或暗示**伪栅电极223的宽度（伪栅极宽度）与其他栅电极（有源栅极）的宽度（有源栅极宽度）之间的关系。对比文件的所有栅电极被描述为“equidistance”（等间距）放置，图中也未显示宽度差异。目标专利核心的“非对称有源栅极/伪栅极宽度布局”（伪栅极宽度<有源栅极宽度）在对比文件中完全未提及。因此，此特征未被直接或隐含公开。 |
| **技术特征G**：进一步包括：源极接触件，邻近所述有源栅极设置在所述源极上方<br>**《未公开》** | 对比文件说明书第[0033]段：... forming proper upper surfaces 235a, 235b, 235c, and 235d that are suitable for connection to respective contacts in the IC device 200.<br>...形成适合连接到IC器件200中相应接触件的适当上表面235a，235b，235c和235d。 | 对比文件仅提及源极/漏极区域的上表面适合连接接触件，但**没有公开**“源极接触件”的具体设置位置，特别是“邻近所述有源栅极设置在所述源极上方”这一具体结构关系。此特征未被公开。 |
| **技术特征H**：以及漏极接触件，邻近所述有源栅极设置在所述漏极上方，其中与所述源极和所述漏极中的邻近所述扩散中断的一个相对应的所述源极接触件和所述漏极接触件中的一个设置在所述有源栅极与所述伪栅极之间，并且与所述有源栅极隔开第一距离并且与所述伪栅极隔开第二距离，所述第二距离与所述第一距离相差隔离余裕，其中所述隔离余裕为所述栅极宽度余裕的一半。<br>**《未公开》** | 同上。对比文件未描述接触件的具体位置及其与栅极的距离关系。 | 此特征涉及接触件的精确定位及其与有源栅极、伪栅极之间特定的距离关系（隔离余裕），且该隔离余裕与栅极宽度余裕存在数学关系（一半）。对比文件完全没有公开这些具体的空间位置关系和尺寸关联。此特征未被公开。 |
| **技术特征I**：其中所述有源栅极宽度为十五(15)纳米(nm)<br>**《未公开》** | 对比文件未提及任何具体的有源栅极宽度数值。 | 此特征为具体尺寸参数。对比文件未公开任何关于栅极宽度的具体数值。此特征未被公开。 |
| **技术特征J**：其中所述伪栅极宽度为十三(13)nm<br>**《未公开》** | 对比文件未提及任何具体的伪栅极宽度数值。 | 此特征为具体尺寸参数。对比文件未公开任何关于栅极宽度的具体数值。此特征未被公开。 |
| **技术特征K**：以及其中所述隔离余裕为一(1)nm。<br>**《未公开》** | 对比文件未提及任何关于接触件与栅极之间距离差值（隔离余裕）的具体数值。 | 此特征为具体尺寸参数。对比文件未公开此数值。此特征未被公开。 |
| **技术特征L**：其中所述有源栅极宽度为十八(18)纳米(nm)<br>**《未公开》** | 对比文件未提及任何具体的有源栅极宽度数值。 | 此特征为具体尺寸参数。对比文件未公开任何关于栅极宽度的具体数值。此特征未被公开。 |
| **技术特征M**：其中所述伪栅极宽度为十四(14)nm<br>**《未公开》** | 对比文件未提及任何具体的伪栅极宽度数值。 | 此特征为具体尺寸参数。对比文件未公开任何关于栅极宽度的具体数值。此特征未被公开。 |
| **技术特征N**：以及其中所述隔离余裕为两(2)nm。<br>**《未公开》** | 对比文件未提及任何关于接触件与栅极之间距离差值（隔离余裕）的具体数值。 | 此特征为具体尺寸参数。对比文件未公开此数值。此特征未被公开。 |
| **技术特征O**：其中所述栅极宽度余裕为至少两(2)纳米(nm)。<br>**《未公开》** | 对比文件未提及有源栅极与伪栅极之间的宽度差值（栅极宽度余裕）。 | 对比文件未公开有源栅极与伪栅极的宽度存在差异，更未公开该差异的下限值。此特征未被公开。 |
| **技术特征P**：其中所述有源栅极宽度为十五(15)nm<br>**《未公开》** | 对比文件未提及任何具体的有源栅极宽度数值。 | 同技术特征I。此特征未被公开。 |
| **技术特征Q**：以及其中所述伪栅极宽度为十三(13)nm。<br>**《未公开》** | 对比文件未提及任何具体的伪栅极宽度数值。 | 同技术特征J。此特征未被公开。 |
| **技术特征R**：其中所述有源栅极宽度为十七(17)nm<br>**《未公开》** | 对比文件未提及任何具体的有源栅极宽度数值。 | 此特征为具体尺寸参数。对比文件未公开此数值。此特征未被公开。 |
| **技术特征S**：以及其中所述伪栅极宽度为十四(14)nm。<br>**《未公开》** | 对比文件未提及任何具体的伪栅极宽度数值。 | 同技术特征M。此特征未被公开。 |
| **技术特征T**：其中所述栅极宽度余裕至少为四(4)纳米(nm)<br>**《未公开》** | 对比文件未提及有源栅极与伪栅极之间的宽度差值（栅极宽度余裕）。 | 同技术特征O。此特征未被公开。 |
| **技术特征U**：以及其中所述有源栅极宽度为十八(18)nm。<br>**《未公开》** | 对比文件未提及任何具体的有源栅极宽度数值。 | 同技术特征L。此特征未被公开。 |
| **技术特征V**：被集成到集成电路(IC)中。<br>**《直接公开》** | 对比文件标题：Method for uniform recess depth and fill in single diffusion break for fin-type process and resulting devices<br>用于鳍式工艺中均匀凹槽深度和填充单扩散中断的方法及所得器件<br>对比文件说明书多处提及“IC device”。 | 对比文件的主题即是关于集成电路（IC）器件的制造及所得器件。其技术方案和应用场景明确指向集成电路。因此，技术特征V被对比文件直接公开。 |
<<<A>>><<<V>>><<<b>>><<<c>>><<<d>>>