**对比文件名称**：发明授权_US08972916B1 Method and system for checking the inter-chip connectivity of a three-dimensional integrated circuit
**目标专利名称**：具有用于3D集成电路的折叠块及复制引脚的知识产权块设计
**本次调用模型名称**：ChatGPT
## 特征比对表格 ##
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：将具有一或多个电路组件的二维2D块折叠成具有多个层的三维3D块，其中所折叠的2D块中的所述一或多个电路组件分布在所述3D块中的所述多个层中<br>**未公开** | 对比文件未描述将2D块“折叠”成3D块的过程。其描述的是3D IC由多个层（或芯片）构成，这些层可以是独立的2D芯片堆叠而成（见[0014]段），或者是在一个芯片内形成多层结构（见[0015]段）。 | 目标专利的“折叠”是一个主动的设计过程，它将一个现有的2D IP块的布局重新分割和重新实施到多个层中（见说明书[0022]、[0025]段）。对比文件描述的3D IC结构是预先存在的、由多个2D芯片垂直堆叠（或单芯片多层）构成的，并非通过“折叠”一个特定2D块而得到。对比文件没有揭示将一个2D块的设计内容（电路组件）主动分布到多个层中的“折叠”方法。因此，该技术特征未被对比文件公开。 |
| **技术特征B**：确定跨越所述3D块中的所述多个层可用的共享空间<br>**隐含公开** | [0026]段：“...to facilitate identifying ports on two chip layers that, for example, share the same net name or share **at least one coordinate**.”<br>（译文：...以促进识别两个芯片层上的端口，例如，这些端口共享相同的网络名称或**共享至少一个坐标**。）<br>[0026]段：“The created share ports 292 include the ports within two chip layers, such as chip layer 12-1 and 12-2, that share at least one coordinate, such as the x, y coordinate.”<br>（译文：创建的共享端口292包括两个芯片层内的端口，例如芯片层12-1和12-2，它们共享至少一个坐标，例如x，y坐标。） | 目标专利的“共享空间”是指在折叠后的3D块内，跨越多个层都可用于放置引脚的位置（见说明书[0037]段，图7B说明）。对比文件虽然没有明确使用“共享空间”一词，但其在识别“共享端口”时，明确指出这些端口位于不同芯片层上且**共享相同的坐标**（如x，y坐标）。这意味着，在3D IC的堆叠结构中，存在一个物理位置（即一个坐标点），该位置在垂直方向上贯穿多个层，并且可以被不同层的端口共同使用。本领域技术人员能够从“共享相同坐标”这一描述中，合理推断出存在一个跨越多个层、坐标对齐的可用区域或空间，用于放置这些互连端口。因此，该技术特征被对比文件隐含公开。 |
| **技术特征C**：将一或多个输入/输出I/O引脚位置放置在所述共享空间中<br>**直接公开** | [0026]段：“...to facilitate identifying ports on two chip layers that, for example, share the same net name or share at least one coordinate.”<br>（译文：...以促进识别两个芯片层上的端口，例如，这些端口共享相同的网络名称或共享至少一个坐标。）<br>图4、5展示了共享端口292。 | 目标专利的“I/O引脚位置”即用于块间连接的接口。对比文件明确描述了在3D IC的不同芯片层（12-1， 12-2）上识别或创建“共享端口”，这些端口用于层间的信号传播（见[0025]-[0027]段）。这些共享端口本质上就是I/O引脚位置。并且，如上所述，这些端口共享坐标，即它们被放置在了跨越多个层对齐的位置上。这直接对应于“将I/O引脚位置放置在共享空间中”的技术方案。因此，该技术特征被对比文件直接公开。 |
| **技术特征D**：跨越所述3D块中的所述多个层复制所述一或多个I/O引脚位置<br>**直接公开** | [0026]段：“The created share ports 292 include the ports within two chip layers, such as chip layer 12-1 and 12-2, that share at least one coordinate...”<br>（译文：创建的共享端口292包括两个芯片层内的端口，例如芯片层12-1和12-2，它们共享至少一个坐标...）<br>[0037]段：“...identify a plurality of inter-layer ports or share ports that are being shared between at least two of the chips.”<br>（译文：...识别在至少两个芯片之间共享的多个层间端口或共享端口。） | 目标专利的“复制I/O引脚位置”是指在折叠形成的3D块的多个层上，创建相同的引脚位置（见说明书[0034]段，图6中640_top和640_bot）。对比文件描述的“共享端口”正是在至少两个不同的芯片层（例如12-1和12-2）上存在的、具有相同坐标的端口。这意味着同一个连接点（引脚位置）在垂直堆叠的不同层上都有其对应的实例，即该引脚位置被“跨越多个层”设置。这与“复制”的概念在功能和技术效果上是一致的。因此，该技术特征被对比文件直接公开。 |
| **技术特征E**：及使用放置于所述3D块内部的一或多个块内硅穿孔TSV连接所复制的I/O引脚位置，其中所复制的I/O引脚位置中的一者处的第一I/O引脚耦合至同一层中的两个或更多个电路组件。<br>**未公开** | [0014]段：“...that are electrically coupled to one another with at least one through-substrate via (“TSV”) and microbumps.”<br>（译文：...通过至少一个硅通孔和微凸块彼此电连接。）<br>[0030]段：“...including any connections therebetween, such as TSVs or ILVs (not shown).”<br>（译文：...包括它们之间的任何连接，例如TSV或ILV（未示出）。） | 首先，对比文件提到了使用TSV连接不同的芯片层（即块间连接），但并未明确描述这些TSV是“放置于所述3D块内部”的“块内TSV”。目标专利强调“块内TSV”用于连接3D块自身内部的复制引脚（见说明书[0034]段），这是块内部互连的特征。其次，对比文件完全没有提及“第一I/O引脚耦合至同一层中的两个或更多个电路组件”这一具体的内部连接关系。其共享端口主要用于芯片间的信号传播，并未描述该端口在同一芯片层内与多个电路组件的连接关系。因此，该技术特征未被对比文件公开。 |
| **技术特征F**：根据与所述集成电路中的一或多个其它块相关联的层位置将所述一或多个其它块连接到所复制的I/O引脚位置中的一者。<br>**直接公开** | [0025]段：“Source netlist 290 describes how the signals communicate between each chip layer.”<br>（译文：源网表290描述了信号如何在每个芯片层之间通信。）<br>[0026]段：“If the signal will propagate from one chip to another chip, each of the chips will typically have a port that has the same net name or coordinate to facilitate the signal propagation between the chips.”<br>（译文：如果信号将从一个芯片传播到另一个芯片，每个芯片通常将具有一个具有相同网络名称或坐标的端口，以促进芯片之间的信号传播。） | 目标专利该特征描述了其他块根据其所在的层，选择连接到3D块上对应层的复制引脚。对比文件的核心就是检查3D IC中不同芯片层（即“其它块”）之间的连接性。其共享端口（即复制的I/O引脚位置）正是为了实现芯片层间的信号传播。一个芯片层（例如12-1）上的共享端口，会连接到另一个芯片层（例如12-2）上具有相同坐标的共享端口，从而实现基于层位置的互连。这直接公开了“根据层位置将其他块连接到复制引脚”的技术方案。因此，该技术特征被对比文件直接公开。 |
| **技术特征G**：执行3D布图规划以将所述3D块及所述一或多个其它块封装成与所述集成电路相关联的全芯片设计。<br>**未公开** | [0003]段提到了在布局前进行布图规划（floorplan）阶段，[0021]段提到了EDA工具包含布局布线工具。但整个对比文件的核心方法是针对一个**已有的、设计好的**3D IC模型进行连通性检查和验证（见[0012], [0030]段），而不是描述一个主动的、从块开始构建最终全芯片设计的“3D布图规划”和“封装”过程。 | 目标专利的该特征是整个设计流程的最终步骤，即通过3D布图规划将优化后的3D块和其他块组装、封装成最终的全芯片设计（见说明书[0034]段，方法500的步骤540）。对比文件的方法是在假设3D IC各芯片层的布局和位置已经确定的前提下，进行连通性验证。它没有揭示如何为了优化全芯片设计（如最小化线长、面积）而主动执行布图规划，并将多个块（包括折叠产生的3D块）封装在一起的设计过程。因此，该技术特征未被对比文件公开。 |
| **技术特征H**：其中确定所述一或多个I/O引脚位置包括：选择所述一或多个I/O引脚位置以跨越所述3D块中的所述多个层复制，从而最小化所述全芯片设计中的总线长及占用面积。<br>**未公开** | 对比文件未提及选择或确定共享端口（I/O引脚位置）时，以“最小化全芯片设计中的总线长及占用面积”作为目标或考量因素。 | 目标专利明确将“最小化总线长及占用面积”作为选择哪些I/O引脚进行复制以及如何放置的优化目标（见说明书[0034]段，权利要求H）。这是其发明旨在解决的技术问题和带来的技术效果之一。对比文件识别共享端口是为了进行连通性验证，其识别算法基于网络名称或坐标匹配（见[0026]段），并未涉及任何基于性能或面积优化的选择标准。因此，该技术特征未被对比文件公开。 |
| **技术特征I**：其中所述一或多个块内TSV提供所复制的I/O引脚位置之间的垂直连接。<br>**未公开** | [0014]段：“...that are electrically coupled to one another with at least one through-substrate via (“TSV”)...”<br>（译文：...通过至少一个硅通孔彼此电连接...） | 对比文件确实提到了TSV用于连接不同层。然而，如特征E的论述，目标专利强调的是“块内TSV”，即这些TSV位于3D知识产权块的内部，用于连接该块自身在不同层上的复制引脚。对比文件描述的TSV是用于连接独立的芯片或层（可能是块间连接），并未明确将其限定在单个“块”的内部。因此，该“块内”的特征未被公开。 |
| **技术特征J**：其中所述2D块及所述3D块包括知识产权IP块。<br>**未公开** | 对比文件全文使用“chip”、“die”、“layer”、“tier”来描述3D IC的组成部分，未提及“知识产权块”、“IP块”或“IP核”。 | 目标专利的核心应用场景就是针对“知识产权(IP)块”进行折叠和优化设计（见标题、[0002]、[0032]段）。对比文件涉及的是通用的3D集成电路芯片或层，并未将其限定为可重用、具有知识产权属性的特定功能模块（IP块）。因此，该技术特征未被对比文件公开。 |
| **技术特征K**：其中将所述2D块折叠成所述3D块进一步包括：将所述2D块分割成所述多个层<br>**未公开** | 对比文件未描述将单个2D块“分割”成多个层的过程。其3D结构由预先存在的多个层堆叠而成。 | 该特征是“折叠”过程的具体步骤之一（见说明书[0022]、[0025]段）。如特征A所述，对比文件缺少“折叠”这一上位概念，自然也未公开其下位的“分割”步骤。因此，该技术特征未被对比文件公开。 |
| **技术特征L**：及重新实施与所述2D块中的所述一或多个电路组件相关联的布置及路由，以将所折叠的2D块中的所述一或多个电路组件分布在所述3D块中的所述多个层中并且将分布在所述3D块中的所述多个层中的所述一或多个电路组件互连。<br>**未公开** | 对比文件未描述对2D块的布置和路由进行“重新实施”。其方法基于已有的芯片设计文件（网表、布局）进行验证。 | 该特征是“折叠”过程的核心步骤，涉及对原2D块内部布局的重新设计和优化（见说明书[0022]、[0025]段）。对比文件完全未涉及改变或重新实施块内部电路组件布置和路由的内容。因此，该技术特征未被对比文件公开。 |
| **技术特征M**：根据所重新实施的布置及所重新实施的路由确定跨越所述3D块中的所述多个层可用的共享空间<br>**未公开** | 对比文件未描述“重新实施的布置及路由”，因此也不可能基于此来确定共享空间。 | 该特征依赖于特征L（重新实施布置及路由）。由于特征L未被公开，本领域技术人员无法从对比文件中得出需要或如何根据重新实施的布局来确定共享空间。因此，该技术特征未被对比文件公开。 |
| **技术特征N**：及根据跨越所述3D块中的所述多个层可用的所述共享空间放置所复制的I/O引脚位置。<br>**隐含公开** | [0026]段：“...to facilitate identifying ports on two chip layers that, for example, share the same net name or share at least one coordinate.”<br>（译文：...以促进识别两个芯片层上的端口，例如，这些端口共享相同的网络名称或共享至少一个坐标。） | 目标专利该特征指出复制引脚的放置依据是“共享空间”。如特征B和C所述，对比文件中共享端口（即复制的I/O引脚位置）的特征正是“共享相同坐标”。本领域技术人员可以理解，为了实现端口在不同层上坐标相同（即放置在共享空间中），其放置位置必须依据这个跨越层的共享坐标区域（即共享空间）来确定。因此，尽管对比文件没有明确表述“根据共享空间放置”，但“共享相同坐标”这一技术手段必然隐含了其放置依据是那个坐标对齐的空间区域。因此，该技术特征被对比文件隐含公开。 |
<<<C>>><<<D>>><<<F>>>
<<<b>>><<<n>>>