对比文件名称：2011-05-05_发明申请_US20110102081A1 AMPLIFIER CIRCUIT WITH OVERSHOOT SUPPRESSION
目标专利名称：164用于放大器的装置和方法CN107258054B
模型名称：gpt-4o
特征比对表格如下：
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：PMOS晶体管，被配置为放大输入信号并且生成所述放大器的输出信号 《直接公开》 | [0035] “The output amplifier 102 includes a first transistor and a second transistor. Herein, a p-channel metal oxide semiconductor field-effect transistor (PMOSFET) MP1 is used to implement the first transistor, and an n-channel metal oxide semiconductor field-effect transistor (NMOSFET) MN1 is used to implement the second transistor. ... The second end of the PMOSFET MP1 (e.g. the drain) serves as the output end of the output amplifier 102.” | 对比文件公开了输出放大器102中包含PMOSFET MP1（即PMOS晶体管），其漏极作为放大器的输出端。该晶体管是放大器电路的一部分，其基本功能是放大输入信号（通过其栅极接收的电压Vp）并生成输出信号（在漏极的输出电压Vout）。因此，本领域技术人员能毫无疑义地得出该技术特征。 |
| **技术特征B**：退化电感器，被配置为减小所述放大器的增益 《未被公开》 | 对比文件全文中未提及“退化电感器”或类似元件。 | 对比文件所有实施例均未公开任何形式的退化电感器。目标专利中的退化电感器用于减小放大器对晶体管绝对增益的依赖性（说明书[0023]段），而对比文件解决过冲问题的手段是使用二极管设备，未涉及通过电感器调整增益的技术方案。因此，对比文件既未直接公开也未隐含公开该技术特征。 |
| **技术特征C**：第一保护二极管，被配置为限制所述放大器的输入端子与供电电压之间的电压差 《隐含公开》 | [0035] “The first end of the PMOSFET MP1 (e.g. the source) is coupled the first voltage (e.g. the system voltage Vdd)... the control end of the PMOSFET MP1 (e.g. the gate) serves as the first input end of the output amplifier 102... the first diode device 105 is a diode D1... An anode of the diode D1 is coupled to the output end of the output amplifier 102, and a cathode of the diode D1 is coupled to the first input end of the output amplifier 102.” | 对比文件公开了二极管D1（第一二极管设备105）连接在放大器输出端（PMOS漏极/输出端子）与PMOS栅极（放大器输入端）之间。PMOS的源极接供电电压Vdd。当输出端电压过高（例如ESD事件）时，D1导通，将输出端高电压传导至栅极，从而限制了PMOS栅极（输入）与源极（供电电压）之间的电压差。虽然对比文件中二极管的主要作用是抑制信号过冲，但其电路连接方式客观上能起到限制输入与供电电压之间电压差的作用。本领域技术人员可从其连接和导通条件合理推断出此功能。 |
| **技术特征D**：一个或多个主保护二极管，被配置为在地面与所述供电电压之间的电压差超过第一阈值电压时限制地面与所述供电电压之间的所述电压差 《未被公开》 | 对比文件全文中未提及连接在系统电压Vdd与地之间、用于限制两者电压差的主保护二极管。 | 目标专利中主保护二极管（301）连接在输入与地/电源之间，用于在ESD事件中提供放电路径。对比文件中的二极管均连接在放大器的输入/输出节点之间，用于抑制信号过冲，没有提供直接连接在电源与地之间、用于钳位电源电压的二极管。因此，该技术特征未被公开。 |
| **技术特征E**：以及钳位电路，被配置为在所述供电电压与地面之间的电压差超过第二阈值电压时限制所述供电电压与地面之间的所述电压差。 《未被公开》 | 对比文件全文中未提及任何专门用于钳位供电电压与地面之间电压差的电路。 | 目标专利中的“钳位电路”（305）是一个专门的供电电压钳位器，用于在电源端出现高电压（如ESD事件）时将其钳位到地。对比文件解决的是信号过冲问题，不涉及对电源端本身的ESD保护，因此未公开任何此类钳位电路。 |
| **技术特征F**：其中所述第一保护二极管进一步被配置为限制所述PMOS晶体管的栅极端子与源极端子之间的电压差。 《隐含公开》 | [0035] “The first end of the PMOSFET MP1 (e.g. the source) is coupled the first voltage (e.g. the system voltage Vdd)... the control end of the PMOSFET MP1 (e.g. the gate) serves as the first input end... the first diode device 105 is a diode D1... coupled between the output end ... and the first input end (gate of MP1).” | 如特征C所述，二极管D1连接在输出端（漏极）和栅极之间。由于PMOS的漏极通过输出端与外部电路连接，当栅-源电压Vgs可能因外部干扰（如通过输出端耦合的ESD）而增大时，D1的导通会将栅极电压拉向输出端电压，从而间接限制栅极与源极（Vdd）之间的电压差。尽管不是直接连接在栅源之间，但该电路结构在发生过冲或电压尖峰时，能起到限制PMOS栅源电压的作用。本领域技术人员可以合理推断出此效果。 |
| **技术特征G**：其中所述第一保护二极管耦合在所述PMOS晶体管的源极端子与所述PMOS晶体管的栅极端子之间。 《未被公开》 | [0035] “An anode of the diode D1 is coupled to the output end of the output amplifier 102, and a cathode of the diode D1 is coupled to the first input end of the output amplifier 102.” | 对比文件明确记载二极管D1连接在“输出端”（MP1的漏极）与“第一输入端”（MP1的栅极）之间，而非MP1的源极与栅极之间。源极直接连接至电源Vdd。因此，该具体的连接关系未被直接公开。虽然存在隐含公开的“限制栅源电压差”的功能，但实现该功能的电路连接方式不同。 |
| **技术特征H**：其中所述第一保护二极管进一步被配置为保护所述PMOS晶体管的栅/源结。 《未被公开》 | 对比文件描述二极管D1的作用是“suppress/improve the effect due to overshoot”（抑制/改善过冲效应），未提及保护晶体管栅/源结。 | 目标专利明确说明第一保护二极管（320）用于“保护晶体管P1的栅/源结”免受ESD损坏（说明书[0028]段）。对比文件中二极管D1的作用是动态信号处理（抑制过冲），而非针对静电放电（ESD）的结保护。两者目的和解决的问题不同，因此该配置目的（保护栅/源结）未被公开。 |
| **技术特征I**：进一步包括：电阻器，与所述第一保护二极管串联耦合。 《直接公开》 | [0049] “The first diode device has a diode D1 and a variable resistor R1. The first end of the variable resistor R1 is coupled to the first end of the diode D1... the second end of the diode serves as one of the first and the second ends of the first diode device 405, and the second end of the variable resistor serves as the other one...” | 对比文件图4及对应文字明确公开了第一二极管设备405包括二极管D1和可变电阻器R1，且两者串联耦合。可变电阻器R1本质上也是一种电阻器。因此，本领域技术人员能毫无疑义地得出“电阻器与第一保护二极管串联耦合”的技术方案。 |
| **技术特征J**：其中所述退化电感器耦合在所述PMOS晶体管的源极端子与所述供电电压之间。 《未被公开》 | 对比文件全文中未提及任何电感器连接在PMOS源极与供电电压之间。 | 参见特征B，退化电感器本身未被公开，其具体的耦合位置（PMOS源极与供电电压之间）自然也无从谈起。 |
| **技术特征K**：进一步包括：第二保护二极管，被配置为限制所述放大器的所述输入端子与所述放大器的输出端子之间的电压差。 《直接公开》 | [0045] “The amplifier circuit 300 has the first diode device 305 and the second diode device 306. The first end of the second diode device 306 is coupled to the output end of the output amplifier 102, and the second end of the second diode device 306 is coupled to the second input end of the output amplifier 102.” | 对比文件公开了第二二极管设备306，其一端接输出端，另一端接输出放大器的第二输入端（即NMOS MN1的栅极，见[0035]段）。由于输出放大器的第二输入端（Vn）是输入放大器101差分输出对的一部分，它与整个放大器的输入信号通路密切相关。该二极管设备在电压差超过其势垒电压时导通，从而限制输出端与该输入端（进而与整个放大器的输入信号）之间的电压差。因此，该技术特征被直接公开。 |
| **技术特征L**：其中所述第二保护二极管进一步被配置为限制所述PMOS晶体管的栅极端子与所述PMOS晶体管的漏极端子之间的电压差。 《隐含公开》 | [0035] “The second end of the PMOSFET MP1 (e.g. the drain) serves as the output end of the output amplifier 102... The control end of the PMOSFET MP1 (e.g. the gate) serves as the first input end...”；[0045] “the second diode device 306... coupled to the output end of the output amplifier 102, and ... to the second input end of the output amplifier 102 (gate of MN1).” | 对比文件中，PMOS（MP1）的漏极与NMOS（MN1）的漏极相连并共同作为输出端。第二二极管设备306连接在输出端（即MP1的漏极）和NMOS的栅极（第二输入端Vn）之间。虽然它未直接连接至MP1的栅极（第一输入端Vp），但当电路发生特定方向的过冲时，二极管306的导通会影响输出端电压，进而影响MP1漏极的电位。由于MP1的栅极和漏极分别连接到不同的节点（Vp和输出端），第二二极管设备306通过限制输出端与Vn的电压差，在电路动态过程中间接地参与限制了MP1栅极与漏极之间可能出现的过大电压差。本领域技术人员可以合理推断出这种关联性。 |
| **技术特征M**：其中所述第二保护二极管耦合在所述PMOS晶体管的栅极端子与所述PMOS晶体管的漏极端子之间。 《未被公开》 | [0045] “the second diode device 306 is coupled to the output end ... and ... to the second input end of the output amplifier 102 (gate of MN1).” | 对比文件明确记载第二二极管设备306连接在输出端（漏极）和NMOS的栅极（第二输入端）之间，而不是PMOS的栅极（第一输入端）与漏极之间。因此，该具体的连接关系未被直接公开。 |
| **技术特征N**：进一步包括：NMOS晶体管，被配置为基于所述输入信号生成所述放大器的所述输出信号，其中所述放大器是CMOS放大器。 《直接公开》 | [0035] “an n-channel metal oxide semiconductor field-effect transistor (NMOSFET) MN1 is used to implement the second transistor... The second end of the NMOSFET MN1 (e.g. the drain) is coupled to the drain of the transistor MP1... The control end of the NMOSFET MN1 (e.g. the gate) ... receives the voltage Vn.”；[0019] “the output amplifier includes a first transistor and a second transistor.” | 对比文件明确公开了输出放大器102包含NMOS晶体管MN1，其栅极接收输入信号（Vn），其漏极与PMOS晶体管MP1的漏极相连共同构成输出端，形成推挽输出结构，这构成了一个CMOS放大器。因此，本领域技术人员能毫无疑义地得出该技术特征。 |
| **技术特征O**：进一步包括：第三保护二极管，被配置为限制所述放大器的所述输入端子与所述NMOS晶体管的源极端子之间的电压差。 《未被公开》 | 对比文件全文中未提及连接在放大器输入端与NMOS源极（直接接地）之间的保护二极管。 | 目标专利的第三保护二极管（324）连接在NMOS栅极（接输入端）与源极（接地）之间，用于限制输入与地之间的电压差。对比文件中，NMOS源极直接接地，没有二极管连接在其栅极与源极之间以实现此功能。第二二极管设备306连接在输出端与NMOS栅极之间，目的和连接方式均不同。因此，该技术特征未被公开。 |
<<<A>>><<<I>>><<<K>>><<<N>>><<<c>>><<<f>>><<<l>>>