对比文件名称：JP2006352401A_Description_20260218_1810
目标专利名称：具有改进的电源噪声抑制的可变增益放大器CN108352836B
本次调用模型名称：DeepSeek-R1
## 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **A：包括第一栅极、第一源极、以及第一漏极的第一场效应晶体管FET，《直接公开》** | [0030]：“増幅部１１は、ＮＭＯＳトランジスタＭ１及びＭ２からなるＮＭＯＳ差動対を備えている。” （放大部11包括由NMOS晶体管M1和M2组成的NMOS差分对。） | 对比文件公开了由NMOS晶体管（FET）M1和M2构成的差分对。每个NMOS晶体管必然具备栅极、源极和漏极。因此，本领域技术人员能毫无疑义地得出对比文件公开了包括第一栅极、第一源极和第一漏极的第一FET（M1）。 |
| **B：其中所述第一栅极被配置成接收第一差分信号的正分量，《隐含公开》** | [0030]：“トランジスタＭ１のゲートに入力される。” （输入到晶体管M1的栅极。） [0031]：“ＤＡＣ１３２の出力は、差動対を構成するトランジスタＭ１のゲートに入力される。” （DAC132的输出被输入到构成差分对的晶体管M1的栅极。） 图3显示了输入端子`in_a`连接到M1的栅极。 | 对比文件的图3和说明书中明确示出并描述了输入信号被施加到晶体管M1的栅极。虽然对比文件主要关注DC偏移校正，但其电路是一个差分放大器，输入信号必然是差分形式的。M1的栅极接收差分输入信号的一个分量（例如正分量或同相分量），这是本领域技术人员根据差分放大器的工作原理能够毫无疑义地推理得出的。因此，该特征被隐含公开。 |
| **C：并且其中所述第一源极和所述第一漏极耦合在第一电压轨与第二电压轨之间，《直接公开》** | [0030]：图3显示了晶体管M1的漏极通过负载电阻R1连接到电源电压（第一电压轨，如Vdd），其源极连接到电流源晶体管M3的漏极，而M3的源极连接到地（第二电压轨）。 | 对比文件图3的电路图清晰地显示了NMOS晶体管M1的源极和漏极串联连接在电源电压轨（Vdd）与地之间。具体路径为：Vdd -> R1 -> M1漏极-源极 -> M3漏极-源极 -> 地。因此，该技术特征被对比文件直接公开。 |
| **D：包括第二栅极、第二源极、以及第二漏极的第二FET，《直接公开》** | [0030]：“増幅部１１は、ＮＭＯＳトランジスタＭ１及びＭ２からなるＮＭＯＳ差動対を備えている。” （放大部11包括由NMOS晶体管M1和M2组成的NMOS差分对。） | 同上，对比文件公开了由NMOS晶体管M1和M2构成的差分对。M2即为第二FET，其必然具备第二栅极、第二源极和第二漏极。该特征被直接公开。 |
| **E：其中所述第二栅极被配置成接收所述第一差分信号的负分量，《隐含公开》** | [0030]：图3显示了输入端子`in_b`连接到M2的栅极。 | 对比文件的图3明确示出另一个输入端子`in_b`连接到晶体管M2的栅极。结合差分放大器的常识，`in_a`和`in_b`构成一对差分输入，因此M2的栅极接收差分信号的另一个分量（例如负分量或反相分量）。本领域技术人员能够合理推断出该特征。因此，该特征被隐含公开。 |
| **F：，并且其中所述第二源极和所述第二漏极耦合在所述第一电压轨与所述第二电压轨之间，《直接公开》** | [0030]：图3显示了晶体管M2的漏极通过负载电阻R2连接到Vdd，其源极连接到电流源晶体管M4的漏极，而M4的源极连接到地。 | 与特征C同理，对比文件图3显示M2的源极和漏极同样串联连接在电源电压轨（Vdd）与地之间。路径为：Vdd -> R2 -> M2漏极-源极 -> M4漏极-源极 -> 地。因此，该技术特征被直接公开。 |
| **G：直接耦合在第三电压轨与所述第一FET的所述第一源极之间的第一电容器，《未公开》** | 对比文件中未提及或图示任何电容器直接耦合在某个“第三电压轨”与晶体管M1的源极之间。对比文件中的电容器（C1， C2）用于输入耦合或补偿，连接方式不同（例如，图8中C1一端接M1栅极/输入线，另一端通过开关SW6接地或接DAC）。 | 目标专利中的第一电容器用于将来自特定电压轨（第一或第三电压轨）的噪声耦合到FET的源极，以实现电源噪声抑制。对比文件中的电容器（如C1， C2）作用完全不同，主要用于输入信号的AC耦合、设定时间常数或微调补偿，其连接位置（在栅极端）和功能与目标专利有本质区别。本领域技术人员无法从对比文件中得出在FET源极与一个特定电压轨之间直接耦合电容器以实现噪声抑制的技术方案。因此，该特征未被公开。 |
| **H：以及直接耦合在所述第三电压轨与所述第二FET的所述第二源极之间的第二电容器，《未公开》** | 同上，对比文件中未提及或图示任何电容器直接耦合在某个“第三电压轨”与晶体管M2的源极之间。 | 理由同特征G。对比文件不存在连接在M2源极与特定电压轨之间的电容器以实现噪声注入的功能。因此，该特征未被公开。 |
| **I：，其中所述第一电压轨处的第一电源电压和所述第三电压轨处的第二电源电压两者都是基于第四电压轨来生成的。《未公开》** | 对比文件全文仅提及电源电压（如Vdd）和地，未提及任何“第三电压轨”、“第四电压轨”，也未描述多个电源电压之间存在基于另一个电压轨的生成关系（如通过电压调节器）。 | 该特征限定了多级电源生成架构，第一和第三电压轨的电源均源自一个共同的第四电压轨。对比文件的电路图中只显示了简单的电源轨（Vdd）和地，完全没有涉及此类复杂的电源管理结构。因此，该特征未被公开。 |
| **J：其特征在于，所述第一差分信号的所述正分量和所述负分量是基于所述第一电压轨处的所述第一电源电压的。《未公开》** | 对比文件未明确描述其差分输入信号（`in_a`, `in_b`）的电压电平是基于哪个特定的电源电压生成的。说明书和附图仅展示了信号的输入路径，未揭示信号生成电路与电源轨的依赖关系。 | 目标专利此特征强调输入信号分量基于特定电源电压（第一电压轨），这是实现噪声抵消的关键前提。对比文件关注DC偏移校正，并未揭示其输入信号的生成机制或与电源电压的特定关联。本领域技术人员不能从对比文件中毫无疑义地得出或合理推断出该具体限定。因此，该特征未被公开。 |
| **K：其特征在于，进一步包括前级电路，所述前级电路配置成基于输入信号来生成所述第一差分信号的所述正分量和所述负分量。《未公开》** | 对比文件图3中，输入信号`in_a`和`in_b`直接来自外部输入端子，并未描述或图示存在一个专门用于生成该差分信号的“前级电路”。虽然对比文件提到了“输入オフセット補正部13”，但这是一个用于施加校正电压的电路，并非用于生成原始差分信号的前级放大或处理电路。 | 目标专利的前级电路（如310， 710）是一个明确的、用于生成VGA输入信号的独立功能模块。对比文件的输入是直接施加的，没有公开这样一个具有特定功能的“前级电路”。因此，该特征未被公开。 |
| **L：其特征在于，所述第一电压轨处的所述第一电源电压包括比所述第三电压轨处的所述第二电源电压大的电源噪声。《未公开》** | 对比文件完全不涉及对不同电源电压轨上的噪声大小进行比较或描述。其发明目的与电源噪声抑制无关。 | 该特征是关于不同电源轨噪声水平的相对关系，是目标专利用于实现噪声抵消的具体设计考量。对比文件的技术领域和发明内容均未涉及电源噪声问题，因此不可能公开此特征。 |
| **M：其特征在于，进一步包括：耦合在所述第三电压轨与所述第二电压轨之间的分压器，其中所述分压器被配置成生成偏置电压，其中所述第一电容器和所述第二电容器分别包括基于所述偏置电压的第一电容和第二电容。《未公开》** | 对比文件中不存在连接在“第三电压轨”与第二电压轨（地）之间的分压器，也未曾描述使用分压器产生的偏置电压来控制电容器的电容值。 | 该特征描述了通过分压器产生偏置电压来调节电容器电容的具体结构。对比文件中完全没有此类元件或电路连接关系。因此，该特征未被公开。 |
| **N：其特征在于，所述第一电容器和第二电容器分别包括第一可变电容器和第二可变电容器。《未公开》** | 对比文件中出现的电容器（如C1， C2）在上下文中未描述为“可变电容器”。它们似乎是用于设定RC时间常数的固定电容或耦合电容。 | 目标专利明确限定电容器为“可变电容器”，以用于调节增益频率响应。对比文件未公开其电容器是可变的。因此，该特征未被公开。 |
| **O：其特征在于，所述第一电容器包括配置成选择性地耦合在所述第三电压轨与所述第一FET的所述第一源极之间的第一组电容路径，所述第二电容器包括配置成选择性地耦合在所述第三电压轨与所述第二FET的所述第二源极之间的第二组电容路径。《未公开》** | 对比文件中不存在任何描述“选择性地耦合在第三电压轨与FET源极之间的电容路径组”的内容。其开关（如SW1-SW3）用于切换增益设置电阻，而非切换连接在源极与电压轨之间的电容路径。 | 该特征描述了通过多组可选电容路径实现可变电容的具体结构，且连接位置特定（源极与第三电压轨之间）。对比文件完全没有涉及此类结构。因此，该特征未被公开。 |
| **P：其特征在于，进一步包括耦合在所述第一FET的所述第一源极与所述第二FET的所述第二源极之间的电阻器。《未公开》** | 对比文件图3中，晶体管M1和M2的源极分别连接到独立的电流源M3和M4，两者之间没有直接耦合一个电阻器。存在电阻R3、R4、R5、R6，但它们连接在M1、M2的源极与地之间（通过开关），并非直接耦合在两个FET的源极之间。 | 目标专利中耦合在两个FET源极之间的电阻器（RS）用于设置低频增益，是VGA核心结构的一部分。对比文件的电路结构中，两个输入FET的源极节点是分开的，并通过各自的电流源接地，中间没有直接连接一个电阻。因此，该特征未被公开。 |
| **Q：其特征在于，进一步包括：耦合在所述第一电压轨与所述第一FET的所述第一漏极之间的第一电阻器，《直接公开》** | [0030]：图3明确显示了负载电阻R1连接在电源电压轨（Vdd）与晶体管M1的漏极之间。 | 对比文件图3中的电阻R1即连接在电源（第一电压轨）与晶体管M1的漏极之间，作为负载电阻。该特征被直接公开。 |
| **R：耦合在所述第一电压轨与所述第二FET的所述第二漏极之间的第二电阻器，《直接公开》** | [0030]：图3明确显示了负载电阻R2连接在电源电压轨（Vdd）与晶体管M2的漏极之间。 | 对比文件图3中的电阻R2即连接在电源（第一电压轨）与晶体管M2的漏极之间，作为负载电阻。该特征被直接公开。 |
| **S：其中第二差分信号的负分量是在所述第一电阻器与所述第一FET的所述第一漏极之间的第一节点处生成的，《直接公开》** | [0030]：图3显示了输出端子`out_b`位于电阻R1与晶体管M1漏极的连接节点上。根据差分放大器原理，该节点输出差分信号的一个分量（例如负分量）。 | 对比文件图3明确标识输出`out_b`位于R1与M1漏极之间的节点。在差分放大器中，该节点自然生成输出差分信号的一个分量。本领域技术人员能毫无疑义地理解这一点。因此，该特征被直接公开。 |
| **T：以及其中所述第二差分信号的正分量是在所述第二电阻器与所述第二FET的所述第二漏极之间的第二节点处生成的。《直接公开》** | [0030]：图3显示了输出端子`out_a`位于电阻R2与晶体管M2漏极的连接节点上。根据差分放大器原理，该节点输出差分信号的另一个分量（例如正分量）。 | 对比文件图3明确标识输出`out_a`位于R2与M2漏极之间的节点。在差分放大器中，该节点自然生成输出差分信号的另一个分量。本领域技术人员能毫无疑义地理解这一点。因此，该特征被直接公开。 |
| **U：其特征在于，进一步包括：包括第三栅极、第三源极、以及第三漏极的第三FET，其中所述第三栅极被配置成接收配置成设置经过所述第三FET的第一电流的偏置电压，并且其中，所述第三源极和所述第三漏极与所述第一FET的所述第一源极和所述第一漏极串联耦合在所述第一电压轨与所述第二电压轨之间，《直接公开》** | [0030]：“トランジスタＭ３は、差動対を構成するトランジスタＭ１のソースに接続されており、ＤＡＣ１４２の出力調整によってトランジスタＭ１のドレイン・ソース間を流れるドレイン電流ＩＤＳ を調整し、出力端子ｏｕｔ＿ｂの出力電圧を調整することができる。つまり、トランジスタＭ３は可変電流源として動作する。” （晶体管M3连接到构成差分对的晶体管M1的源极，通过调整DAC142的输出，可以调整流过晶体管M1的漏源之间的漏极电流IDS，从而调整输出端子out_b的输出电压。也就是说，晶体管M3作为可变电流源工作。） 图3显示M3的栅极接收来自DAC142的偏置电压（用于设置电流），其漏极接M1源极，源极接地。 | 对比文件明确公开了晶体管M3（第三FET），其栅极接收来自DAC142的偏置电压以设置电流，其源极和漏极（M3漏极接M1源极，M3源极接地）与M1串联连接在电源轨（Vdd）与地（第二电压轨）之间。该结构与目标专利特征U完全一致。因此，该特征被直接公开。 |
| **V：以及包括第四栅极、第四源极、以及第四漏极的第四FET，其中所述第四栅极被配置成接收配置成设置经过所述第四FET的第二电流的所述偏置电压，并且其中，所述第四源极和所述第四漏极与所述第二FET的所述第二源极和所述第二漏极串联耦合在所述第一电压轨与所述第二电压轨之间。《直接公开》** | [0030]：图3显示了晶体管M4，其结构与M3对称。M4的栅极也接收偏置电压（与M3相同，来自DAC142或共偏置），其漏极接M2源极，源极接地，从而与M2串联在Vdd与地之间。 | 对比文件图3明确公开了晶体管M4（第四FET），其栅极接收偏置电压以设置电流，其源极和漏极与M2串联连接在电源轨（Vdd）与地之间。该结构与目标专利特征V完全一致。因此，该特征被直接公开。 |
<<<A>>><<<C>>><<<D>>><<<F>>><<<Q>>><<<R>>><<<S>>><<<T>>><<<U>>><<<V>>>
<<<b>>><<<e>>>