**对比文件名称**：US7761071B2_Description_20260218_1811
**目标专利名称**：具有改进的电源噪声抑制的可变增益放大器 CN108352836B
**本次调用模型名称**：DeepSeek-R1
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括第一FET。<br>**《直接公开》** | 说明书第[0078]段：“… transistors T1 and T2 forming a differential pair …” | 对比文件公开了由晶体管T1和T2构成的差分对。晶体管T1即对应于目标专利中的第一FET。本领域技术人员能毫无疑义地得出该技术特征。 |
| **技术特征B**：其中所述第一栅极被配置成接收第一差分信号的正分量。<br>**《直接公开》** | 说明书第[0078]段：“… the gates of transistors T1 and T2 … are respectively connected to inputs Vi+ and Vi− …” | 对比文件明确公开了晶体管T1的栅极连接到输入Vi+，Vi+即为差分信号的正分量。这与目标专利中第一栅极接收正分量的作用相同。 |
| **技术特征C**：并且其中所述第一源极和所述第一漏极耦合在第一电压轨与第二电压轨之间。<br>**《直接公开》** | 说明书第[0078]段：“… an absorption current circuit Is is connected to the sources of the transistors T1 and T2, and that load resistances RL1 and RL2 each having one end connected to a supply voltage VDD are respectively connected to the drains of the transistors T1 and T2.” | 对比文件公开了T1的源极通过吸收电流电路Is（可视为电流源）连接到地（第二电压轨），漏极通过负载电阻RL1连接到电源VDD（第一电压轨）。因此，第一源极和第一漏极耦合在VDD（第一电压轨）与地（第二电压轨）之间，作用是为FET提供工作偏置。 |
| **技术特征D**：包括第二栅极、第二源极、以及第二漏极的第二FET。<br>**《直接公开》** | 说明书第[0078]段：“… transistors T1 and T2 forming a differential pair …” | 对比文件公开的差分对包括晶体管T2，其对应于目标专利中的第二FET。 |
| **技术特征E**：其中所述第二栅极被配置成接收所述第一差分信号的负分量。<br>**《直接公开》** | 说明书第[0078]段：“… the gates of transistors T1 and T2 … are respectively connected to inputs Vi+ and Vi− …” | 对比文件明确公开了晶体管T2的栅极连接到输入Vi-，Vi-即为差分信号的负分量。 |
| **技术特征F**：，并且其中所述第二源极和所述第二漏极耦合在所述第一电压轨与所述第二电压轨之间。<br>**《直接公开》** | 说明书第[0078]段：“… an absorption current circuit Is is connected to the sources of the transistors T1 and T2, and that load resistances RL1 and RL2 … are respectively connected to the drains …” | 与特征C同理，T2的源极通过Is接地，漏极通过RL2接VDD，因此其源极和漏极同样耦合在VDD与地之间。 |
| **技术特征G**：直接耦合在第三电压轨与所述第一FET的所述第一源极之间的第一电容器。<br>**《未公开》** | 未找到相应内容。对比文件中，T1的源极通过晶体管T3（作为可变电阻）连接到吸收电流电路（说明书第[0078]段），或直接连接到分立的吸收电流电路Is1（说明书第[0084]段，图9）。没有公开在源极与任何独立的“第三电压轨”之间直接耦合电容器。 | 目标专利的核心改进之一是通过将电容器直接耦合在FET源极与一个电压轨（可以是电源轨或另一个调节轨）之间，将来自该电压轨的噪声注入源极，从而与栅极上的噪声抵消，实现电源噪声抑制。对比文件完全没有公开这种结构。对比文件中的可变阻抗（T3/T4）连接在两个FET的源极之间，用于调节增益，其目的和作用与目标专利中用于噪声注入和抑制的电容器完全不同。 |
| **技术特征H**：以及直接耦合在所述第三电压轨与所述第二FET的所述第二源极之间的第二电容器。<br>**《未公开》** | 未找到相应内容。原因同技术特征G。对比文件中T2的源极通过晶体管T4连接到吸收电流电路，或连接到Is2。没有公开在源极与独立电压轨之间耦合电容器。 | 同特征G。对比文件未公开将第二电容器直接耦合在第二FET源极与第三电压轨之间的任何教导或启示。该特征是实现对称噪声抑制的关键，在对比文件中缺失。 |
| **技术特征I**：，其中所述第一电压轨处的第一电源电压和所述第三电压轨处的第二电源电压两者都是基于第四电压轨来生成的。<br>**《未公开》** | 未找到相应内容。对比文件仅提及电源电压VDD和地，没有提及多个具有生成关系的电压轨（如第一、第三、第四电压轨）。 | 目标专利此特征限定了电源电压之间的生成关系，可能是为了说明噪声来源或调节器的配置。对比文件完全没有涉及此类多电压轨架构及其生成关系。 |
| **技术特征J**：其特征在于，所述第一差分信号的所述正分量和所述负分量是基于所述第一电压轨处的所述第一电源电压的。<br>**《隐含公开》** | 说明书第[0078]段提到输入Vi+和Vi-带有偏置VB（“with a bias VB”）。在集成电路中，差分输入信号的直流偏置通常由电源电压（如VDD）通过分压、电流源等方式产生。虽然对比文件未明确说明VB源自VDD，但本领域技术人员知道，为使放大器正常工作，输入信号的直流电平必须设置在合适的范围内，这通常需要参考电源电压。因此，可以合理推断输入信号的偏置（即其直流分量）是基于电源电压VDD的。 | 对比文件公开了输入信号带有偏置VB。在放大器设计领域，为设置晶体管的工作点，输入信号的直流偏置必然需要与电源电压产生关联，例如通过电阻分压网络、电流镜偏置等常见电路从主电源VDD生成。因此，本领域技术人员通过合理推理，能够得出输入差分信号的正负分量是基于第一电压轨（VDD）处的电源电压这一结论。虽然对比文件未明确描述VB的生成电路，但该技术特征是实现放大器基本功能所隐含的必要条件。 |
| **技术特征K**：其特征在于，进一步包括前级电路，所述前级电路配置成基于输入信号来生成所述第一差分信号的所述正分量和所述负分量。<br>**《直接公开》** | 说明书第[0060]段：“In the circuit of the RF reception portion of the radio timepiece as shown in FIG. 6, … a preamplifier PA. A bias circuit VB … feeds an input bias to the preamplifier PA. A variable gain amplifier GCA receives the output of the preamplifier PA as its input Vi …” | 对比文件图6及其说明明确公开了前置放大器（PA），其接收来自天线的信号并输出信号Vi给可变增益放大器（GCA）。该前置放大器PA即为基于输入信号（天线信号）生成后续放大器（GCA）所需输入信号（Vi，即差分信号）的前级电路。作用相同，均为提供初步放大和信号调理。 |
| **技术特征L**：其特征在于，所述第一电压轨处的所述第一电源电压包括比所述第三电压轨处的所述第二电源电压大的电源噪声。<br>**《未公开》** | 未找到相应内容。对比文件没有区分具有不同噪声水平的“第一电压轨”和“第三电压轨”，更没有对它们之间的噪声大小进行比较。 | 此特征限定了特定电压轨之间的噪声相对大小关系，这是目标专利中噪声抑制方案的一个具体应用场景（例如，使用噪声较大的电源轨或噪声较小的调节轨）。对比文件完全没有提及此类概念。 |
| **技术特征M**：其特征在于，进一步包括：耦合在所述第三电压轨与所述第二电压轨之间的分压器，其中所述分压器被配置成生成偏置电压，其中所述第一电容器和所述第二电容器分别包括基于所述偏置电压的第一电容和第二电容。<br>**《未公开》** | 未找到相应内容。对比文件没有公开连接在电压轨之间的分压器，用于生成施加到电容器上的偏置电压以改变其电容。 | 此特征涉及通过分压器产生的偏置电压来控制电容器的电容值（可能是通过偏置改变变容二极管的电容）。这是目标专利中调节电容器特性的一种具体手段。对比文件完全没有公开这种用于电容器的偏置生成电路。 |
| **技术特征N**：其特征在于，所述第一电容器和第二电容器分别包括第一可变电容器和第二可变电容器。<br>**《未公开》** | 未找到相应内容。对比文件未公开技术特征G和H所定义的电容器，因此也谈不上其是否为可变电容器。 | 由于基础的电容器结构（特征G、H）未被公开，其可变性的特征自然也未被公开。 |
| **技术特征O**：其特征在于，所述第一电容器包括配置成选择性地耦合在所述第三电压轨与所述第一FET的所述第一源极之间的第一组电容路径，所述第二电容器包括配置成选择性地耦合在所述第三电压轨与所述第二FET的所述第二源极之间的第二组电容路径。<br>**《未公开》** | 未找到相应内容。对比文件未公开在源极与电压轨之间耦合任何电容器，更不用说由多路可选电容路径构成的可变电容器组。 | 此特征是目标专利中实现电容可调的一种具体实施方式。由于对比文件未公开源极-电压轨电容这一基本结构，该具体实施方式也必然未被公开。 |
| **技术特征P**：其特征在于，进一步包括耦合在所述第一FET的所述第一源极与所述第二FET的所述第二源极之间的电阻器。<br>**《直接公开》** | 说明书第[0085]段及图10：“… when a fixed resistance Rs is connected in parallel with the variable resistances constructed of the transistors T3 and T4, as shown in FIG. 10 … Even when the fixed resistance Rs is connected between the sources of the transistors T1 and T2 in FIG. 8, a similar effect is attained.” | 对比文件明确公开了在晶体管T1和T2的源极之间连接固定电阻Rs，并说明了其作用（提供最小增益）。这与目标专利中耦合在两FET源极之间的电阻器作用相同，用于设置增益频率响应。 |
| **技术特征Q**：其特征在于，进一步包括：耦合在所述第一电压轨与所述第一FET的所述第一漏极之间的第一电阻器。<br>**《直接公开》** | 说明书第[0078]段：“… load resistances RL1 and RL2 each having one end connected to a supply voltage VDD are respectively connected to the drains of the transistors T1 and T2.” | 对比文件明确公开了负载电阻RL1，其一端连接电源VDD（第一电压轨），另一端连接T1的漏极。这与目标专利中的第一电阻器结构完全相同，作用均为作为负载电阻。 |
| **技术特征R**：耦合在所述第一电压轨与所述第二FET的所述第二漏极之间的第二电阻器。<br>**《直接公开》** | 同上段引用。负载电阻RL2一端接VDD，另一端接T2的漏极。 | 与特征Q同理，RL2直接公开了第二电阻器。 |
| **技术特征S**：其中第二差分信号的负分量是在所述第一电阻器与所述第一FET的所述第一漏极之间的第一节点处生成的。<br>**《直接公开》** | 说明书第[0006]段：“… the sum of the positive-phase output currents … is caused to flow through a load resistance RL1 … thereby to be converted into a negative-phase output voltage Vo−， while the sum of the negative-phase output currents thereof is caused to flow through a load resistance RL2 … thereby to be converted into a positive-phase output voltage Vo+.” 结合图1-3，Vo-在RL1与T1漏极之间节点生成，Vo+在RL2与T2漏极之间节点生成。 | 对比文件明确说明了输出电压Vo-（负分量）是在负载电阻RL1（第一电阻器）与晶体管T1（第一FET）的漏极之间形成的。这直接公开了目标专利的技术特征。 |
| **技术特征T**：以及其中所述第二差分信号的正分量是在所述第二电阻器与所述第二FET的所述第二漏极之间的第二节点处生成的。<br>**《直接公开》** | 同上段引用。输出电压Vo+（正分量）在负载电阻RL2（第二电阻器）与晶体管T2（第二FET）的漏极之间生成。 | 与特征S同理，该特征被对比文件直接公开。 |
| **技术特征U**：其特征在于，进一步包括：包括第三栅极、第三源极、以及第三漏极的第三FET，其中所述第三栅极被配置成接收配置成设置经过所述第三FET的第一电流的偏置电压，并且其中，所述第三源极和所述第三漏极与所述第一FET的所述第一源极和所述第一漏极串联耦合在所述第一电压轨与所述第二电压轨之间。<br>**《隐含公开》** | 说明书第[0084]段及图9：“… the absorption current circuit Is in the arrangement of FIG. 8 is divided in two (so as to have a current value of Is/2), and that the divisional absorption current circuits Is1 and Is2 are respectively connected to the sources of the transistors T1 and T2.” 吸收电流电路通常由FET实现，其栅极接收偏置电压以设置电流。 | 对比文件公开了连接到T1源极的吸收电流电路Is1。本领域技术人员知晓，这种恒流源或电流沉电路通常由FET（如共源共栅结构或简单电流镜）实现，其栅极接收偏置电压以设定电流值。因此，可以合理推断存在一个第三FET（作为电流源），其源漏极与第一FET串联在电源轨之间，栅极接收偏置电压。图8中的吸收电流电路Is虽未明示为FET，但同样隐含了由FET实现的可能性。 |
| **技术特征V**：以及包括第四栅极、第四源极、以及第四漏极的第四FET，其中所述第四栅极被配置成接收配置成设置经过所述第四FET的第二电流的所述偏置电压，并且其中，所述第四源极和所述第四漏极与所述第二FET的所述第二源极和所述第二漏极串联耦合在所述第一电压轨与所述第二电压轨之间。<br>**《隐含公开》** | 同上段引用。连接到T2源极的吸收电流电路Is2，同样可以隐含为由一个第四FET实现的电流源。 | 与特征U同理，对比文件公开了连接到T2源极的电流源Is2。本领域技术人员能够合理推断，该电流源可以由一个栅极接收偏置电压的第四FET构成，其源漏极与第二FET串联在电源轨之间。 |
<<<A>>><<<B>>><<<C>>><<<D>>><<<E>>><<<F>>><<<K>>><<<P>>><<<Q>>><<<R>>><<<S>>><<<T>>><<<j>>><<<u>>><<<v>>>