**对比文件名称：** US2006066399A1_Description_20260218_1809
**目标专利名称：** 181具有改进的电源噪声抑制的可变增益放大器CN108352836B
**模型名称：** DeepSeek
### **特征比对表格**
| 技术特征描述及公开性判断 | 对比文件原文引用 | 公开性论述 |
| **技术特征A：**<br>包括第一栅极、第一源极、以及第一漏极的第一场效应晶体管FET，《直接公开》 | [0042] “The first differential amplifier 1 is constructed using an amplifier transistor pair comprising the two field effect transistors M1 and M2. The control connection of the first field effect transistor M1 forms the signal input for the signal In...” | 对比文件明确公开了第一差分放大器1包含由场效应晶体管M1和M2构成的晶体管对。其中，晶体管M1具有控制端（栅极）、源极和漏极，即公开了“第一场效应晶体管FET”。 |
| **技术特征B：**<br>其中所述第一栅极被配置成接收第一差分信号的正分量，《直接公开》 | [0042] “The control connection of the first field effect transistor M1 forms the signal input for the signal In...” | 对比文件公开了第一FET（M1）的控制端（栅极）连接到信号输入In。结合上下文（例如，[0041]提到输入In/Inx），In和Inx构成差分输入信号。因此，M1的栅极被配置为接收差分信号的正分量（In）。 |
| **技术特征C：**<br>并且其中所述第一源极和所述第一漏极耦合在第一电压轨与第二电压轨之间，《直接公开》 | [0042] “The source connections of the two transistors M1 and M2 are connected to a current source 61 which is connected to the ground potential VS. The drain connections are coupled to the supply potential VDD via two resistors R1 and R2.” | 对比文件公开了M1的源极通过电流源61连接到地电位VS（第二电压轨），M1的漏极通过电阻R1连接到电源电位VDD（第一电压轨）。因此，M1的源极和漏极耦合在VDD（第一电压轨）和VS（第二电压轨）之间。 |
| **技术特征D：**<br>包括第二栅极、第二源极、以及第二漏极的第二FET，《直接公开》 | [0042] “...the two field effect transistors M1 and M2. ... the control connection of the transistor M2 is designed to supply the normal mode signal Inx.” | 对比文件明确公开了晶体管对中的第二个场效应晶体管M2，其具有控制端（栅极）、源极和漏极，即公开了“第二FET”。 |
| **技术特征E：**<br>其中所述第二栅极被配置成接收所述第一差分信号的负分量，《直接公开》 | [0042] “... the control connection of the transistor M2 is designed to supply the normal mode signal Inx.” | 对比文件公开了第二FET（M2）的控制端（栅极）连接到信号输入Inx。结合上下文，Inx是差分输入信号的负分量。因此，M2的栅极被配置为接收差分信号的负分量（Inx）。 |
| **技术特征F：**<br>，并且其中所述第二源极和所述第二漏极耦合在所述第一电压轨与所述第二电压轨之间，《直接公开》 | [0042] “The source connections of the two transistors M1 and M2 are connected to a current source 61 which is connected to the ground potential VS. The drain connections are coupled to the supply potential VDD via two resistors R1 and R2.” | 对比文件公开了M2的源极通过电流源61连接到地电位VS（第二电压轨），M2的漏极通过电阻R2连接到电源电位VDD（第一电压轨）。因此，M2的源极和漏极同样耦合在VDD和VS之间。 |
| **技术特征G：**<br>直接耦合在第三电压轨与所述第一FET的所述第一源极之间的第一电容器，《未公开》 | 对比文件中无对应内容。 | 目标专利中的“第一电容器”核心作用是将来自特定电压轨（第一或第三电压轨）的噪声耦合到第一FET的源极，以实现电源噪声抑制（见目标专利[0038], [0055]）。对比文件中的电容器（如C1、C2）用于不同的目的：C1连接在第二放大器节点52和第一放大器节点51之间，作为局部反馈的一部分以线性化第二差分放大器并影响阻抗变换（见[0050]）。其连接位置、结构和所起的作用均与目标专利中“直接耦合在电压轨与FET源极之间”用于注入噪声的电容器不同。因此，对比文件既未直接公开也未隐含公开该技术特征。 |
| **技术特征H：**<br>以及直接耦合在所述第三电压轨与所述第二FET的所述第二源极之间的第二电容器，《未公开》 | 对比文件中无对应内容。 | 理由同技术特征G。对比文件中不存在直接耦合在电压轨与第二FET（M2）源极之间的电容器。其电容器C2连接在节点53和M4栅极（及M2栅极）之间，功能与目标专利的第二电容器不同。 |
| **技术特征I：**<br>，其中所述第一电压轨处的第一电源电压和所述第三电压轨处的第二电源电压两者都是基于第四电压轨来生成的。《未公开》 | 对比文件中无对应内容。 | 对比文件仅提及电源电位VDD和地电位VS，未提及“第三电压轨”或“第四电压轨”，更没有描述多个电压轨之间的生成关系（如目标专利图5、8中的Vreg、Vdd、Vcc关系）。该特征涉及电源架构，未被公开。 |
| **技术特征J：**<br>其特征在于，所述第一差分信号的所述正分量和所述负分量是基于所述第一电压轨处的所述第一电源电压的。《未公开》 | 对比文件中无对应内容。 | 目标专利该特征限定了输入信号本身是基于特定电压轨（用于噪声抵消，见[0037], [0054]）。对比文件仅描述了输入信号In/Inx被施加，但未公开这些信号的生成是否基于电源电压VDD。该特征未被公开。 |
| **技术特征K：**<br>其特征在于，进一步包括前级电路，所述前级电路配置成基于输入信号来生成所述第一差分信号的所述正分量和所述负分量。《未公开》 | 对比文件中无对应内容。 | 对比文件的放大器输入In/Inx直接来自外部（如天线，见[0087]），图中未描绘明确用于生成差分输入信号的“前级电路”。虽然放大器本身可以被视为一个处理级，但“前级电路”在目标专利中特指一个独立的、为VGA提供基于特定电压轨信号的电路（如[0034]中的前级电路310），以实现噪声抵消。该特定结构未被公开。 |
| **技术特征L：**<br>其特征在于，所述第一电压轨处的所述第一电源电压包括比所述第三电压轨处的所述第二电源电压大的电源噪声。《未公开》 | 对比文件中无对应内容。 | 该特征是目标专利中利用电容器进行噪声抑制方案的前提条件之一（比较图3的Vdd与图5的Vreg）。对比文件完全没有涉及或比较不同电压轨的噪声水平。因此未被公开。 |
| **技术特征M：**<br>其特征在于，进一步包括：耦合在所述第三电压轨与所述第二电压轨之间的分压器，其中所述分压器被配置成生成偏置电压，其中所述第一电容器和所述第二电容器分别包括基于所述偏置电压的第一电容和第二电容。《未公开》 | 对比文件中无对应内容。 | 对比文件中不存在连接在电压轨之间、用于为电容器生成偏置电压的分压器结构（如目标专利图6、9中的分压器610、910）。该特征未被公开。 |
| **技术特征N：**<br>其特征在于，所述第一电容器和第二电容器分别包括第一可变电容器和第二可变电容器。《隐含公开》 | [0050] “The two capacitors C1 and C2 can be designed to have a regulatable capacitance...” | 对比文件明确提到电容器C1和C2可以设计为具有“可调节的电容(regulatable capacitance)”。这意味着C1和C2可以是可变电容器。虽然对比文件中C1、C2的位置和功能与目标专利不同，但“可变电容器”这一组件类型本身已被公开。本领域技术人员可以从“可调节电容”的描述中，毫无疑义地推断出这些电容器是“可变的”。因此，该技术特征被隐含公开。 |
| **技术特征O：**<br>其特征在于，所述第一电容器包括配置成选择性地耦合在所述第三电压轨与所述第一FET的所述第一源极之间的第一组电容路径，所述第二电容器包括配置成选择性地耦合在所述第三电压轨与所述第二FET的所述第二源极之间的第二组电容路径。《未公开》 | 对比文件中无对应内容。 | 该特征限定了电容器的具体实现结构，即可通过开关选择的电容路径组（如目标专利图4）。对比文件仅提到电容可调，但未公开任何通过多路开关电容路径组来实现可变电容的具体结构。因此未被公开。 |
| **技术特征P：**<br>其特征在于，进一步包括耦合在所述第一FET的所述第一源极与所述第二FET的所述第二源极之间的电阻器。《未公开》 | 对比文件中无对应内容。 | 对比文件中，M1和M2的源极共同连接至电流源61，两者之间没有直接耦合电阻器。目标专利中该电阻器（RS）用于设置低频增益（见[0026], [0041]）。对比文件的相应功能可能由其他元件（如反馈网络）实现，但该具体的电阻器连接结构未被公开。 |
| **技术特征Q：**<br>其特征在于，进一步包括：耦合在所述第一电压轨与所述第一FET的所述第一漏极之间的第一电阻器，《直接公开》 | [0042] “The drain connections are coupled to the supply potential VDD via two resistors R1 and R2.” | 对比文件明确公开了漏极通过电阻器R1和R2连接到VDD。其中，第一FET（M1）的漏极通过第一电阻器R1耦合到第一电压轨VDD。 |
| **技术特征R：**<br>耦合在所述第一电压轨与所述第二FET的所述第二漏极之间的第二电阻器，《直接公开》 | [0042] “The drain connections are coupled to the supply potential VDD via two resistors R1 and R2.” | 对比文件明确公开了第二FET（M2）的漏极通过第二电阻器R2耦合到第一电压轨VDD。 |
| **技术特征S：**<br>其中第二差分信号的负分量是在所述第一电阻器与所述第一FET的所述第一漏极之间的第一节点处生成的，《隐含公开》 | [0043] “Provided between the resistors R1 and R2 and the drain connections of the two transistors M1 and M2 are output taps. These form the output nodes 5 and 51...” | 对比文件公开了在第一电阻器R1和第一FET M1的漏极之间有一个输出抽头，形成输出节点5。结合全文（例如[0041]提到输出Out/Outx），输出节点5和51用于输出放大后的差分信号。虽然未明确说明节点5输出的是“负分量”，但在差分放大器中，一个输出节点通常对应差分信号的一个分量。本领域技术人员可以从该电路结构和上下文合理推断，在节点5生成了一个差分输出信号的分量。因此，该技术特征被隐含公开。 |
| **技术特征T：**<br>以及其中所述第二差分信号的正分量是在所述第二电阻器与所述第二FET的所述第二漏极之间的第二节点处生成的。《隐含公开》 | [0043] “Provided between the resistors R1 and R2 and the drain connections of the two transistors M1 and M2 are output taps. These form the output nodes 5 and 51...” | 同理，对比文件公开了在第二电阻器R2和第二FET M2的漏极之间有一个输出抽头，形成输出节点51。结合上下文，节点51用于输出放大后的差分信号的另一个分量。本领域技术人员可以合理推断，在节点51生成了差分输出信号的另一个分量。因此，该技术特征被隐含公开。 |
| **技术特征U：**<br>其特征在于，进一步包括：包括第三栅极、第三源极、以及第三漏极的第三FET，其中所述第三栅极被配置成接收配置成设置经过所述第三FET的第一电流的偏置电压，并且其中，所述第三源极和所述第三漏极与所述第一FET的所述第一源极和所述第一漏极串联耦合在所述第一电压轨与所述第二电压轨之间，《未公开》 | [0042] “The source connections of the two transistors M1 and M2 are connected to a current source 61 which is connected to the ground potential VS.” | 目标专利该特征描述了作为电流源的第三FET（如M13），其与输入FET串联。对比文件中，为M1和M2提供尾电流的是一个“current source 61”，图中未明确其是否为FET实现。即使本领域技术人员知道电流源常用FET实现，但对比文件文本和附图均未公开一个具有栅、源、漏极并与M1源极串联的“第三FET”的具体结构。该具体限定未被公开。 |
| **技术特征V：**<br>以及包括第四栅极、第四源极、以及第四漏极的第四FET，其中所述第四栅极被配置成接收配置成设置经过所述第四FET的第二电流的所述偏置电压，并且其中，所述第四源极和所述第四漏极与所述第二FET的所述第二源极和所述第二漏极串联耦合在所述第一电压轨与所述第二电压轨之间。《未公开》 | [0042] “The source connections of the two transistors M1 and M2 are connected to a current source 61 which is connected to the ground potential VS.” | 理由同技术特征U。对比文件使用一个公共电流源61为M1和M2提供电流，未公开两个独立的、分别与M1和M2串联的FET电流源（第四FET）。该具体限定未被公开。 |
<<<A>>><<<B>>><<<C>>><<<D>>><<<E>>><<<F>>><<<Q>>><<<R>>><<<n>>><<<s>>><<<t>>>