对比文件名称：2017-09-28_JP2017528946A_发明专利_JP2017528946A チップ間通信のためのシステムおよび方法
目标专利名称：用于芯片到芯片通信的系统和方法 CN106796563B
本次调用的模型名称：DeepSeek最新版本
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：总线接口，所述总线接口被配置成耦合至芯片间总线《直接公开》 | [0008] 本マスタICは、チップ間バスに結合されるように構成されたバスインターフェースを備える。 | 对比文件明确公开了主IC包含被配置为耦合至芯片间总线的总线接口，其作用与本专利相同，均为提供与芯片间总线的物理和电气连接。因此，本领域技术人员能够毫无疑义地得出此技术特征。 |
| **技术特征B**：发射机，所述发射机包括驱动器，所述驱动器将数据信号输出到所述总线接口以供跨所述芯片间总线进行传输《直接公开》 | [0008] 本マスタICはまた、ドライバを備えた送信機を備え、ドライバは、チップ間バスを介して送信するためにバスインターフェースにデータ信号を出力する。 | 对比文件明确公开了主IC包含具有驱动器的发射机，该驱动器将数据信号输出到总线接口以通过芯片间总线传输。其作用与本专利相同，均为生成并输出数据信号。因此，本领域技术人员能够毫无疑义地得出此技术特征。 |
| **技术特征C**：接收机，所述接收机耦合至所述总线接口《直接公开》 | [0008] 本マスタICはまた、バスインターフェースに結合された受信機を備える。 | 对比文件明确公开了主IC包含耦合至总线接口的接收机。其作用与本专利相同，均为从芯片间总线接收信号。因此，本领域技术人员能够毫无疑义地得出此技术特征。 |
| **技术特征D**：时钟数据恢复(CDR)电路，所述时钟数据恢复(CDR)电路操作地耦合至所述接收机《直接公开》 | [0008] 本マスタICはまた、受信機に動作可能に結合されたクロックデータ回復(CDR)回路を備える。 | 对比文件明确公开了主IC包含操作地耦合至接收机的时钟数据恢复(CDR)电路。其作用与本专利相同，均为从接收到的数据中恢复时钟信号。因此，本领域技术人员能够毫无疑义地得出此技术特征。 |
| **技术特征E**：锁相环(PLL)，所述锁相环(PLL)接收参考时钟信号并且将时钟信号输出到所述发射机的驱动器和所述CDR电路，《直接公开》 | [0016] PLL24は、基準クロック信号(refclk)およびその補信号(refclkb)を受信し、高速クロック信号46をマルチプレクサ48に出力し得る。<br>[0017] マスタ送信機40は、選択されたクロック信号52をマスタシリアライザ56およびドライバ58に提供する。...選択されたクロック信号52は...マスタクロックデータ回復(CDR)回路54に渡す。 | 对比文件明确公开了PLL（24）接收参考时钟信号（refclk/refclkb）并生成时钟信号（46）。该时钟信号（经复用器48选择后作为52）被提供给发射机的驱动器（58）和CDR电路（54）。其作用与本专利相同，均为生成并提供主时钟信号。因此，本领域技术人员能够毫无疑义地得出此技术特征。 |
| **技术特征F**：其中所述发射机通过所述总线接口将主时钟信号输出到所述芯片间总线上《直接公开》 | [0008] 送信機は、バスインターフェースを通じてチップ間バス上にマスタクロック信号を出力する。<br>[0017] ドライバ58は、選択されたクロック信号52を差動エンドクロック信号52'としてチップ間バス16上に駆動し得る。 | 对比文件明确公开了发射机（通过驱动器58）通过总线接口（28）将（主）时钟信号（52‘）输出到芯片间总线（16）上。其作用与本专利相同，均为向从设备提供主时钟参考。因此，本领域技术人员能够毫无疑义地得出此技术特征。 |
| **技术特征G**：控制系统，所述控制系统操作地耦合至所述PLL和所述CDR电路，所述控制系统被配置成通过控制所述PLL来改变所述主时钟信号的频率，《直接公开》 | [0008] 本マスタICはまた、PLLおよびCDR回路に動作可能に結合された制御システムを備える。制御システムは、PLLを制御することによってマスタクロック信号の周波数を変更するように構成される。<br>[0016] MCS18からの制御信号（図示せず）は、PLL24に高速クロック信号46の周波数を調整させる。 | 对比文件明确公开了控制系统（MCS 18）操作地耦合至PLL（24）和CDR电路（54），并被配置为通过控制PLL来改变主时钟信号的频率。其作用与本专利相同，均为实现频率的动态调整。因此，本领域技术人员能够毫无疑义地得出此技术特征。 |
| **技术特征H**：其中数据传输在独立于远程从IC处的时钟活动的频率改变期间继续《直接公开》 | [0007] スレーブデバイスは、クロックまたはPLLが存在しないことである。...スレーブデバイスは通常なら新しい周波数を取得して安定させる必要があるクロックを有していないので、マスタクロックは周波数を比較的迅速に変更し...<br>[0026] スレーブPLLを起動する必要はなく、スレーブPLLを新しい周波数で安定させる必要がないため、...PLL24がいったん安定すると、パケットはチップ間バス16を介して送信され得る。 | 对比文件明确描述了从设备没有PLL或时钟，因此主设备改变频率时，无需等待从设备的时钟电路稳定，数据传输可以在频率改变后基于稳定的主PLL立即继续。这隐含且必然地意味着数据传输的继续独立于从设备处的时钟活动（因为从设备没有本地时钟生成活动）。其作用与本专利相同，均为实现无缝的频率切换。因此，本领域技术人员能够毫无疑义地得出此技术特征。 |
| **技术特征I**：以及温度控制电路，所述温度控制电路操作地耦合至所述控制系统和所述CDR电路，《直接公开》 | [0020] 温度センサ80は温度信号を温度制御ロジック82に提供する。...タイマ/温度ロジック86は、マスタCDR回路54に信号を提供し得る。<br>[0027] 温度制御ロジック82および122は、温度を検出するために温度センサ80および80‘を使用し...マスタCDR回路54およびスレーブCDR回路110が活動化され... | 对比文件明确公开了温度控制逻辑（82）操作地耦合至控制系统（MCS 18）和CDR电路（54），例如温度传感器（80）向温度控制逻辑（82）提供信号，而温度控制逻辑与定时器逻辑集成（86）并向CDR电路（54）提供信号。其作用与本专利相同，均为监测温度并参与CDR电路的管理。因此，本领域技术人员能够毫无疑义地得出此技术特征。 |
| **技术特征J**：其中所述控制系统基于温度的改变和所述温度控制电路来唤醒所述CDR电路。《直接公开》 | [0027] 温度制御ロジック82および122は...温度を検出するために温度センサ80および80’を使用し、初期整列期間の終わりに温度センサ値を記憶し得る。...定期的に、現在の温度センサ値が記憶された値と比較され得、あらかじめ定められたしきい値を超える温度変化がある場合、マスタCDR回路54およびスレーブCDR回路110が活動化され、任意の必要な再整列が実行される。 | 对比文件明确公开了控制系统（通过温度控制逻辑82/122）基于温度传感器检测到的温度变化（超过预定阈值）来激活（即唤醒）CDR电路（54/110）以进行重新对齐。其作用与本专利相同，均为应对温度漂移。因此，本领域技术人员能够毫无疑义地得出此技术特征。 |
| **技术特征K**：其特征在于，进一步包括定时器控制电路，所述定时器控制电路操作地耦合至所述控制系统和所述CDR电路，其中所述控制系统基于所述定时器控制电路来周期性地唤醒所述CDR电路达一预定时间量以纠正时钟漂移。《直接公开》 | [0027] タイマ制御ロジック84は、あらゆる再整列の必要性をチェックするためにマスタCDR回路54を定期的に起動するために使用される。同様に、タイマ制御ロジック124は、あらゆる再整列の必要性をチェックするためにスレーブCDR回路110を定期的に起動するために使用される。...マスタCDR回路54およびスレーブCDR回路110が（タイマ制御ロジック84および124によって起動された後に）起動している時間の長さは、必要または所望に応じてプログラムされ得る。 | 对比文件明确公开了定时器控制逻辑（84）操作地耦合至控制系统和CDR电路（54），并用于周期性地启动（唤醒）CDR电路以检查重新对齐的需要，且唤醒的时间长度是可编程的（即预定时间量）。其作用与本专利相同，均为周期性地纠正时钟漂移。因此，本领域技术人员能够毫无疑义地得出此技术特征。 |
| **技术特征L**：其特征在于，所述温度控制电路被配置成从温度传感器接收温度信号。《直接公开》 | [0020] 温度センサ80は温度信号を温度制御ロジック82に提供する。<br>[0027] 温度制御ロジック82および122は、温度を検出するために温度センサ80および80’を使用し... | 对比文件明确公开了温度控制逻辑（82）从温度传感器（80）接收温度信号。其作用与本专利相同，均为获取温度信息。因此，本领域技术人员能够毫无疑义地得出此技术特征。 |
| **技术特征M**：其特征在于，所述接收机包括可编程端电路，所述可编程端电路被配置成允许与所述接收机相关联的端阻抗的变动，并且其中所述控制系统基于到所述远程从IC的距离来配置所述端阻抗。《直接公开》 | [0019] マスタ受信機42はマスタプログラマブル終端68を含み得る。...特に、チップ間バス16が比較的短い場合、マスタプログラマブル終端68のインピーダンスが増加され得、出力ドライバ電力を低減する。...マスタプログラマブル終端68は、約50オーム（50Ω）と800オーム（800Ω）との間で変化し得る。 | 对比文件明确公开了接收机（42）包括可编程端（68），其阻抗可在约50Ω至800Ω之间变动，并且明确教导了当芯片间总线（16）比较短时，可以增加该阻抗以降低功耗。总线长度直接对应于主IC到远程从IC的距离。因此，对比文件公开了控制系统基于距离（通过判断总线长短）来配置端阻抗。其作用与本专利相同，均为优化功耗和信号完整性。因此，本领域技术人员能够毫无疑义地得出此技术特征。 |
| **技术特征N**：其特征在于，进一步包括定时器控制电路，其中所述控制系统被配置成响应于来自所述温度控制电路的信号基于所述定时器控制电路来唤醒所述CDR电路达一时间量。《直接公开》 | [0027] タイマ/温度ロジック86および126は、マスタCDR回路54およびスレーブCDR回路110に信号を提供し得る。<br>（结合[0027]中关于定时器和温度逻辑共同控制CDR电路的描述） | 对比文件公开了集成的定时器/温度逻辑（86， 126）向CDR电路提供信号。这包含了定时器控制电路。根据[0027]的描述，温度变化触发比较和判断后，CDR电路被激活。虽然未明确写出“响应于温度控制电路的信号基于定时器控制电路”，但集成的定时器/温度逻辑本身就意味着定时器控制和温度控制是协同工作的，本领域技术人员可以毫无疑义地理解，在由温度变化触发后，控制系统会基于定时器机制来管理CDR电路唤醒的时间量（如[0027]所述程序化时间长度）。其作用与本专利相同，均为结合温度和时间因素管理CDR。因此，该技术特征被直接公开。 |
| **技术特征O**：其特征在于，所述发射机进一步包括串行化器，所述串行化器被配置成从所述PLL接收时钟信号。《直接公开》 | [0017] マスタ送信機40は、選択されたクロック信号52をマスタシリアライザ56およびドライバ58に提供する。...マスタシリアライザ56は、MCS18からデータ(TDM)を受信するとともに... | 对比文件明确公开了发射机（40）包括串行化器（56），并且该串行化器从PLL（经由复用器48输出的所选时钟信号52）接收时钟信号。其作用与本专利相同，均为利用时钟信号对数据进行串行化。因此，本领域技术人员能够毫无疑义地得出此技术特征。 |
| **技术特征P**：其特征在于，进一步包括复用器，所述复用器耦合至所述PLL并且被配置成接收低速时钟信号以及选择性地将所述时钟信号或所述低速时钟信号传递至所述发射机和所述CDR电路。《直接公开》 | [0016] マルチプレクサ48はまた、低速クロック信号50を受信し得る。MCS18からの制御信号（図示せず）は、マルチプレクサ48に、選択されたクロック信号52を出力するために、高速クロック信号46と低速クロック信号50との間で選択させる。<br>[0017] 選択されたクロック信号52はマスタ送信機40に提供され、マスタ送信機40は、やはり選択されたクロック信号52をマスタクロックデータ回復(CDR)回路54に渡す。 | 对比文件明确公开了复用器（48）耦合至PLL（24），接收低速时钟信号（50），并选择性地将高速时钟信号（46，来自PLL）或低速时钟信号（50）传递至发射机（40）和CDR电路（54）。其作用与本专利相同，均为在高低速时钟模式间切换以节省功耗。因此，本领域技术人员能够毫无疑义地得出此技术特征。 |
<<<A>>><<<B>>><<<C>>><<<D>>><<<E>>><<<F>>><<<G>>><<<H>>><<<I>>><<<J>>><<<K>>><<<L>>><<<M>>><<<N>>><<<O>>><<<P>>>