对比文件名称：2008-10-02_发明申请_US20080238570A1 Spst Switch, Spdt Switch and Mpmt Switch
目标专利名称：可切换的天线阵列CN105917581B
模型名称：本次调用未指定模型名称。
## 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：阻抗电路《隐含公开》 | 对比文件图13、14、15及相关描述（例如段落[0077]-[0087]）。具体地，图13示出了包括输入端子11a、输出端子11b、FET 20、电容器21和电感器22的SPST开关。其中，由FET 20和电容器21的串联连接构成第二FET开关14，该串联连接与电感器22并联。该结构具有其第一端子连接到输入端子11a和输出端子11b，其第二端子连接到地19。 | 对比文件公开了图13所示的SPST开关电路，该电路包含输入端子11a和输出端子11b之间直接连接的路径，以及一个连接到该路径与地之间的支路。该支路由FET（开关）、电容器和电感器构成。在目标专利中，阻抗电路（如404）的作用是提供阻抗匹配，横跨所有操作模式在输入端口上提供足够的阻抗匹配。对比文件中的电容器21与电感器22的并联支路，其整体在特定频率下（如f3）与FET 20的断开电容形成并联谐振，从而在FET断开时呈现高阻抗，在FET闭合时呈现低阻抗。这种由电容器和电感器构成的支路，其作用是在不同开关状态下调整从输入看进去的阻抗，从而影响信号路径的通断和损耗，这与目标专利中阻抗电路用于实现阻抗匹配、优化返回损耗和插入损耗的功能是相似且相关的。虽然对比文件没有明确称之为“阻抗电路”，但本领域技术人员可以理解，该包含电容和电感的支路实质上起到了阻抗变换和匹配的作用。因此，该技术特征被对比文件隐含公开。 |
| **技术特征B**：以及多个电感器，所述多个电感器中的每个电感器被耦合至所述阻抗电路并且被耦合到多个非接地输出端子中的一个相应端子，《隐含公开》 | 对比文件图4、5、6及相关描述（例如段落[0042]-[0053]）。图4示出了SPST开关，具有输入端子11a、输出端子11b、FET 12a、FET 12b、电感器13a和电感器13b。FET 12a和电感器13a的并联构成第一FET开关14a，FET 12b和电感器13b的并联构成第一FET开关14b。FET开关14a和14b的第一端子连接到输入端子11a，第二端子连接到输出端子11b。因此，第一FET开关14a与第一FET开关14b并联。 | 对比文件明确公开了多个电感器（13a, 13b）。每个电感器（如13a）与一个对应的开关（FET 12a）并联。这个并联组合（即第一FET开关14a）作为一个整体，其一端连接到公共的输入端子11a，另一端连接到公共的输出端子11b。在目标专利中，多个电感器各自被耦合至阻抗电路（公共节点406）并被耦合到多个非接地输出端子（如420-426）中的一个相应端子。对比文件中的电路是SPST开关，只有一个输出端子11b，因此没有公开“多个非接地输出端子”。但是，本领域技术人员可以理解，为了构建MPMT（多掷）开关，将多个这样的SPST开关支路的输出端连接到不同的输出端子是一种常规且直接的技术扩展。对比文件说明书第[0122]段及图25明确教导了通过组合SPST开关（如实施例1-6所示）来构建MPMT开关。在MPMT开关（例如图25）中，每个第二FET开关（如42a）包含一个电感器（如41a），其第一端子连接到一个输入/输出端子（如38a），第二端子相互连接（公共节点）。虽然图25的MPMT开关中电感器连接的是输入/输出端子（可视为非接地端子），且这些端子通过开关网络相互可选通，其具体连接方式与目标专利的分配和加和网络不完全相同，但本领域技术人员基于对比文件公开的多个并联开关支路结构，结合构建多端口开关网络的普遍知识，有可能推理出将每个电感器-开关支路连接到不同输出端子的方案。因此，该技术特征被对比文件隐含公开。 |
| **技术特征C**：并且所述多个电感器中的每个电感器被并联耦合至多个开关中的对应开关，《直接公开》 | 对比文件第[0042]段：“The parallel connection of the FET 12a and inductor 13a constitutes a first FET switch 14a, and the parallel connection of the FET 12b and inductor 13b constitutes a first FET switch 14b.” （FET 12a和电感器13a的并联构成第一FET开关14a，FET 12b和电感器13b的并联构成第一FET开关14b。） | 对比文件明确且直接地公开了每个电感器（13a, 13b）与一个对应的开关（FET 12a, FET 12b）并联连接，构成了“FET开关”。这与目标专利中“每个电感器被并联耦合至多个开关中的对应开关”的技术特征完全相同。因此，该技术特征被对比文件直接公开。 |
| **技术特征D**：其中所述多个开关中的至少一个开关被配置为独立地被激活。《直接公开》 | 对比文件第[0126]段及图26：“Controlling the turning on and off of the individual FETs 39a, 39b, 39c and 39d enables the high frequency signal input through a designate input terminal to be fed to a designated output terminal.”（控制各个FET 39a, 39b, 39c和39d的开启和关闭，使得能够将通过指定输入端子输入的高频信号馈送到指定的输出端子。） | 对比文件在描述MPMT开关操作时明确指出，可以独立地控制各个FET（开关）的开启和关闭，以实现信号在不同端口之间的路由。这明确意味着每个开关可以被独立地激活（开启）或去激活（关闭）。因此，该技术特征被对比文件直接公开。 |
| **技术特征E**：还包括组合器，所述组合器响应于所述多个开关并且被配置为组合由所述多个开关中的所选开关输出的信号以产生组合信号。《未公开》 | 对比文件中未发现任何描述或图示表明存在一个专门用于“组合”由多个所选开关输出的信号以产生一个“组合信号”的部件或电路。对比文件中的开关电路（SPST, SPDT, MPMT）功能是在不同输入/输出端子之间切换或选通信道路径，而不是将多个路径的信号进行加和（组合）后输出一个信号。 | 目标专利中的“组合器”（例如图4的450）是其可配置分配和加和（CDS）网络的核心组成部分，用于将来自多个被选中的天线元件的信号进行组合，或者将信号分配到多个天线元件。其作用是实现天线阵列信号的加和与分配。对比文件涉及的是用于信号路由的开关，其目的是将信号从一个端口引导到另一个端口，或者将其接地，而不是将多个端口的信号合并成一个。两者功能目的不同。对比文件没有公开，本领域技术人员也无法从对比文件公开的开关电路中直接且毫无疑义地得出，或通过合理推理得到一个用于信号加和的“组合器”。因此，该技术特征未被对比文件公开。 |
| **技术特征F**：其中，每个开关被配置为选择性地使从所述阻抗电路接收的信号旁路相应的电感器并从所述开关的输入传播至所述开关的输出。《隐含公开》 | 对比文件第[0048]段及图6：“FIG. 6 is an equivalent circuit diagram when the FET 12a and FET 12b in FIG. 4 are brought into the ON state. As shown in FIG. 6, when the FET is brought into the ON state, a state arises in which the ON resistance 18a and parasitic inductor 16a are connected in series...” （图6是图4中FET 12a和FET 12b被置于ON状态时的等效电路图。如图6所示，当FET被置于ON状态时，会出现ON电阻18a和寄生电感16a串联的状态...）以及第[0050]段：“In this case, since the first FET switches 14a and 14b are connected in parallel, the impedance of the output terminal 11b seen from the input terminal 11a becomes low. Thus, the high frequency signal input through the input terminal 11a is fed to the output terminal 11b...” （在这种情况下，由于第一FET开关14a和14b并联连接，从输入端子11a看去的输出端子11b的阻抗变低。因此，通过输入端子11a输入的高频信号被馈送到输出端子11b...） | 对比文件公开了当开关（FET）处于ON（闭合）状态时，信号主要通过开关的导通电阻路径传播。此时，与开关并联的电感器由于其阻抗在信号频率下通常远高于导通电阻的阻抗，因此信号主要流经低阻的开关路径，实质上“旁路”了并联的电感器。这与目标专利中描述的“当开关接通时，对应电感器可以随着信号穿行通过开关而基本被旁路”的作用原理是相同的。因此，尽管对比文件没有使用“旁路”一词，但本领域技术人员能够从开关ON时的等效电路和信号传播描述中，直接且毫无疑义地理解到信号选择了通过开关的路径而非电感器路径，即开关起到了使信号旁路电感器的作用。该技术特征被对比文件隐含公开。 |
| **技术特征G**：其中，所述多个开关中的每个开关包括晶体管，并且每个所述晶体管的大小基于标准被确定以充分平衡第一模式中的阻抗匹配与第二模式中的串联损耗。《隐含公开》 | 对比文件第[0043]段：“Connecting the two FETs 12a and 12b in parallel can halve their individual gate width to achieve the same withstanding power. Halving the individual gate width can make the reactance components of the parasitic inductors of the FETs 12a and 12b small enough as compared with the reactance component of the OFF capacitance at the frequency f used by the SPST switch, and make the OFF resistance large enough.” （将两个FET 12a和12b并联可以使它们的各自栅极宽度减半，以实现相同的耐受功率。将各自栅极宽度减半可以使FET 12a和12b的寄生电感的电抗分量与SPST开关所用频率f下的断开电容的电抗分量相比足够小，并使断开电阻足够大。） | 目标专利中确定晶体管大小的“标准”是为了平衡开关闭合（第一模式）时的阻抗匹配和开关断开（第二模式）时的串联损耗（或插入损耗）。对比文件明确公开了确定晶体管尺寸（栅极宽度）的考虑因素：为了达到一定的耐受功率，并通过对并联FET栅极宽度的调整，来影响断开状态下寄生电感与断开电容的相对大小以及断开电阻的大小。这些因素直接影响开关在断开状态（第二模式）下的隔离性能（可关联于损耗）和闭合状态下的导通电阻（影响插入损耗，即串联损耗）。虽然对比文件没有使用“平衡阻抗匹配与串联损耗”这一精确表述，但其调整晶体管尺寸以优化开关在ON和OFF两种状态下性能（如损耗、隔离度）的技术动机和效果，与目标专利是相通的。本领域技术人员可以理解，为了优化开关的整体性能，需要基于类似的标准来确定晶体管尺寸。因此，该技术特征被对比文件隐含公开。 |
| **技术特征H**：其中，所述第一模式对应于闭合的开关，而所述第二模式对应于断开的开关。《直接公开》 | 对比文件全文多处描述，例如第[0046]段：“the FET 2a and FET 2b operate as switches for switching between the ON state and OFF state”，以及图5对应OFF状态，图6对应ON状态。 | 对比文件明确且反复地描述了开关（FET）具有ON（导通/闭合）状态和OFF（断开）状态，并分别对应不同的等效电路和信号传播特性。这与目标专利中第一模式对应闭合开关、第二模式对应断开开关的定义完全一致。因此，该技术特征被对比文件直接公开。 |
| **技术特征I**：其中，所述多个电感器中的每个电感器的大小基于与所述多个开关的多个配置相关的标准被确定。《隐含公开》 | 对比文件第[0048]段：“...when f=1/√{square root over ( )}(capacitance of OFF capacitance 15a)×(inductance of inductor 13a)=1/√{square root over ( )}(capacitance of OFF capacitance 15b)×(inductance of inductor 13b), that is, when the inductor 13a that will cause parallel resonance with the OFF capacitance 15a at the used frequency f is connected, and when the inductor 13b that will cause parallel resonance with the OFF capacitance 15b at the used frequency f is connected...” （...当f=1/√(断开电容15a的电容)×(电感器13a的电感)=1/√(断开电容15b的电容)×(电感器13b的电感)时，也就是说，当连接了将在使用频率f下与断开电容15a引起并联谐振的电感器13a，并且当连接了将在使用频率f下与断开电容15b引起并联谐振的电感器13b时...） | 目标专利中确定电感器大小的标准是为了在所有可能的开关配置上保持合理的返回损耗和低插入损耗，具体涉及与开关的断开电容在操作频率下形成并联谐振。对比文件明确公开了确定电感器大小的标准：电感器的电感值需要与对应FET开关的断开电容在使用的频率f下形成并联谐振（f=1/√(LC)）。这是为了在开关断开（OFF）时获得高阻抗，改善隔离度。虽然对比文件描述的是单个SPST开关（其内部开关只有全开或全关等有限配置），而目标专利涉及多个开关的多种配置组合，但确定每个电感器大小时所依据的核心物理原理（即与对应开关的断开电容谐振）是相同的。本领域技术人员能够从对比文件公开的这一原理出发，将其应用于具有多个开关和多种配置的系统中，以确定每个电感器的大小。因此，该技术特征被对比文件隐含公开。 |
| **技术特征J**：其中，所述多个电感器经由公共节点被耦合至所述阻抗电路，并且其中所述至少一个开关被配置为基于控制信号的值而被激活。《直接公开》 | 1. 公共节点：对比文件图4，电感器13a和13b通过它们所在的FET开关14a和14b，分别连接到输入端子11a和输出端子11b。输入端子11a和输出端子11b可以视为信号路径上的公共连接点。更明显地，在图13、25等MPMT开关结构中，多个开关支路的第二端子相互连接形成一个公共节点（图25中第二FET开关42a-42d的第二端子相互连接）。<br>2. 基于控制信号激活：对比文件第[0046]段：“the FET 2a and FET 2b operate as switches for switching between the ON state and OFF state by the voltages applied to the gates.” （FET 2a和FET 2b通过施加到栅极的电压作为开关在ON状态和OFF状态之间切换。）施加到栅极的电压即为控制信号。 | 1. 对于“经由公共节点被耦合至所述阻抗电路”：在对比文件的基本SPST结构（图4）中，多个电感器-开关支路共享输入和输出端子，这些端子起到了类似公共节点的作用。在其MPMT开关（图25）中，多个支路明确共享一个相互连接的公共节点。虽然目标专利的“阻抗电路”在对比文件中对应为包含电容电感的支路（特征A的论述），但多个电感器-开关支路连接到该支路或共享的连接点，这一结构关系是对比文件电路图的直接体现。因此，该部分被直接公开。<br>2. 对于“基于控制信号的值而被激活”：对比文件明确且直接地公开了通过施加到FET栅极的电压（控制信号）来控制开关的ON/OFF状态。因此，该部分被直接公开。<br>综合以上两点，技术特征J被对比文件直接公开。 |
| **技术特征K**：其中，所述阻抗电路包括：第二电感器，被耦合至输入并被耦合至所述多个电感器《未公开》 | 对比文件图13及相关描述中，在输入端子11a和包含FET 20、电容器21、电感器22的支路之间，没有示出或描述存在一个独立的“第二电感器”。该支路直接连接到输入/输出端子。 | 目标专利的阻抗电路（图4中的404）明确包括一个与输入串联的第二电感器（以及一个对地电容器）。对比文件公开的电路（如图13）中，没有这样一个串联在输入和多个电感器-开关支路之间的独立电感器。虽然对比文件中的支路本身包含电感器22，但其连接方式和功能与目标专利中串联的第二电感器不同。本领域技术人员无法从对比文件中直接且毫无疑义地得出或推理出该特定元件。因此，该技术特征未被对比文件公开。 |
| **技术特征L**：以及电容器，被耦合至所述输入并被耦合至地。《隐含公开》 | 对比文件图13及相关描述（第[0077]段）。图13示出了SPST开关，包括输入端子11a、输出端子11b、FET 20、电容器21和电感器22。其中，电容器21与FET 20串联，该串联组合再与电感器22并联。该支路的一端连接在输入端子11a和输出端子11b的连线上，另一端接地19。 | 目标专利的阻抗电路包括一个连接在输入和地之间的电容器（图4）。对比文件图13的电路中，包含一个电容器21，它的一端通过FET 20（可视为受控开关）连接到输入端子11a与输出端子11b的公共连接点，另一端通过电感器22接地。虽然对比文件中电容器21的连接路径中串联了FET 20和并联了电感器22，但其一端在功能上可视为耦合到输入节点（通过FET），另一端最终耦合到地。本领域技术人员可以理解，电容器对地连接是射频匹配网络中常见的手段。虽然具体拓扑不完全相同，但存在一个从输入节点延伸到地的、包含电容的路径，这隐含了“电容器被耦合至输入并被耦合至地”的技术方案可能性。考虑到隐含公开判断标准宽松，该技术特征被对比文件隐含公开。 |
| **技术特征M**：其中，所述多个电感器和所述多个开关形成分配和加和网络的第一级。《未公开》 | 对比文件中没有描述“分配和加和网络”的概念，也没有将其开关电路描述为某个多级网络中的“第一级”。对比文件的主题是独立的SPST、SPDT、MPMT开关，用于控制高频信号的传播路径。 | 目标专利的核心创新点之一在于使用可配置的分配和加和（CDS）网络来构建可切换的天线阵列，其权利要求明确限定了所述电感和开关形成该网络的“第一级”。对比文件完全没有涉及“分配和加和网络”这一特定架构，也没有任何关于多级网络级联以进行信号分配或加和的教导。两者属于不同的系统框架和应用场景。因此，该技术特征未被对比文件公开。 |
| **技术特征N**：其中，所述分配和加和网络的第二级包括第二多个开关，其中，所述第二级经由多个放大器被耦合至多个天线。《未公开》 | 对比文件中没有描述“分配和加和网络”，因此也没有其“第二级”。对比文件也没有描述其开关电路连接到“多个天线”，更没有提到通过“多个放大器”进行耦合。 | 该技术特征进一步限定了分配和加和网络的多级结构及其与天线、放大器的连接关系。这完全属于目标专利所特有的可切换天线阵列系统架构。对比文件作为独立的开关电路文献，未公开任何与此相关的技术内容。因此，该技术特征未被对比文件公开。 |
| **技术特征O**：其中，所述分配和加和网络的所述第一级以及所述分配和加和网络的所述第二级在被耦合至所述多个天线的发射路径和接收路径之间共享。《未公开》 | 对比文件中没有描述“分配和加和网络”，也没有描述“发射路径”和“接收路径”，更不用说路径共享。 | 该技术特征涉及天线系统中收发路径共享无源网络的具体架构，是目标专利的另一个重要方面。对比文件未涉及天线系统，也未涉及收发路径共享的概念。因此，该技术特征未被对比文件公开。 |
| **技术特征P**：其中，所述第一级、所述第二级和所述多个放大器在射频集成电路内。《未公开》 | 对比文件中没有描述“第一级”、“第二级”（指分配和加和网络的级）或“多个放大器”，因此也谈不上它们是否集成在射频集成电路内。 | 该技术特征是针对目标专利具体系统实施方案的进一步限定。对比文件未公开构成该限定前提的技术特征（M， N），因此该特征本身也未被公开。 |
| **技术特征Q**：其中，所述阻抗电路和所述多个电感器被包含到移动通信设备中。《未公开》 | 对比文件没有提及任何具体的应用设备，如移动通信设备。其背景技术和发明内容部分仅一般性地提及开关用于控制高频信号传播。 | 将电路包含到移动通信设备中是目标专利的应用场景限定，但对比文件没有公开或暗示这一特定应用场景。虽然其开关电路理论上可用于通信设备，但这属于本领域的公知常识，并非对比文件本身公开的具体技术内容。根据专利创造性判断原则，应用领域的限定如果只是简单的转用而未带来意想不到的效果，通常不考虑为对比文件公开的内容。因此，该技术特征未被对比文件公开。 |
<<<C>>><<<D>>><<<H>>><<<J>>><<<b>>><<<f>>><<<g>>><<<i>>><<<l>>>