返回项目页面
对比文件列表
2001-04-13_JP2001102696A_发明专利_JP2001102696A Wiring board and manufacturing method therefor_+++A_B_C_D_E_J_M_N_O_Y_Z_k_l+++.docx
2026-07-03 01:04
2004-07-08_JP2004193168A_发明专利_JP2004193168A Wiring board and its manufacturing method_+++A_B_C_D_E_J_M_N_O_Y_Z_f_g_h_i_k_l_p+++.docx
2026-07-03 01:04
2007-04-16_TW200715919A_发明专利_TW200715919A 二層軟性電路板 DUAL-LAYERED FLEXIBLE CIRCUIT BOARD_+++A_B_C_D_R_S_T_U_V_W_e_j_m_n_o_x+++.docx
2026-07-03 01:04
2010-06-11_KR1020100063526A_发明公开_KR1020100063526A 인쇄회로기판 제조방법_+++A_B_C_D_E_R_S_T_U_V_W_X_j_m_n_o+++.docx
2026-07-03 01:04
2012-06-21_US2012152594A_发明申请_US20120152594A1 REDUCED CIRCUIT TRACE ROUGHNESS FOR IMPROVED SIGNAL PERFORMANCE_+++A_B_C_D_E_J_K_f_h_i_p+++.docx
2026-07-03 01:04
2014-05-19_JP2014093355A_发明专利_JP2014093355A Method for manufacturing printed-wiring board_+++A_B_C_D_R_S_T_U_e_j_m_n_o_v_w_x+++.docx
2026-07-03 01:04
2014-07-03_US2014186651A_发明申请_US20140186651A1 PRINTED CIRCUIT BOARD HAVING COPPER PLATED LAYER WITH ROUGHNESS AND METHOD OF MANUFACTURING THE SAME_+++A_B_C_D_F_K_P_R_S_T_U_V_e_h_i_j_m_n_o_w_x+++.docx
2026-07-03 01:04
2014-07-08_KR1020140086523A_发明公开_KR1020140086523A 조도가 형성된 동도금층을 구비한 인쇄회로기판 및 이의 제조방법_+++A_B_C_D_E_F_H_I_K_P_R_S_T_U_V_W_j_m_n_o_x+++.docx
2026-07-03 01:04
2015-01-15_US2015014027A_发明申请_US20150014027A1 WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME_+++A_B_C_D_E_F_K_P_Z_j_m_n_o+++.docx
2026-07-03 01:04
2017-05-04_US2017127519A_发明申请_US20170127519A1 CIRCUIT BOARD AND METHOD FOR MANUFACTURING SAME_+++A_B_C_D_E_J_M_N_O_R_S_T_U_V_W_X_Z_y+++.docx
2026-07-03 01:04
2017-09-22_KR1020170107040A_发明公开_KR1020170107040A 조면화 처리 구리박 및 프린트 배선판_+++A_B_C_D_E_J_M_N_O+++.docx
2026-07-03 01:04
2017-10-19_US2017303394A_发明申请_US20170303394A1 PRINTED WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME_+++A_B_C_D_E_F_H_P_R_S_T_U_V_W_X_j_m_n_o+++.docx
2026-07-03 01:04
2018-01-18_JP2018010931A_发明专利_JP2018010931A 配線基板及びその製造方法_+++A_B_C_D_E_K_f_h_i_j_m_n_o+++.docx
2026-07-03 01:04
US10170405B2_Description_20260619_1134_+++A_B_C_D_E_J_K_L_M_N_O_f_h_i_p+++.docx
2026-07-03 01:04
2007-04-16_TW200715919A_发明专利_TW200715919A 二層軟性電路板 DUAL-LAYERED FLEXIBLE CIRCUIT BOARD_+++A_B_C_D_R_S_T_U_V_W_e_j_m_n_o_x+++.docx

对比文件的名称:2007-04-16_TW200715919A_发明专利_TW200715919A 二層軟性電路板 DUAL-LAYERED FLEXIBLE CIRCUIT BOARD

目标专利的名称:1558印刷电路板CN113243145B

本次调用的模型名称:ChatGPT(预设)

技术特征描述及公开性判断结果对比文件原文引用(繁体原文转简体)公开性论述
特征A:包括<br>《直接公开》对比文件开头:“本發明係關於二層軟性電路板,更具体而言為關於在絕緣體膜上形成銅層之二層軟性電路板。”以及“一種二層軟性電路板,係於絕緣體膜的單面或是雙面上,不需使用黏接劑而設置銅層者”。对比文件直接描述了一种二层软性电路板的结构,包含绝缘体膜和铜层,相当于公开了“包括”的开放式含义。
特征B:绝缘层<br>《直接公开》对比文件通篇使用“絕緣體膜”,如“於絕緣體膜上形成銅層”。对比文件明确公开了绝缘体膜,即本专利的绝缘层。
特征C:电路图案<br>《直接公开》对比文件公开“銅層”,并指出其用于形成精细图线(fine pattern),“可達到電路寬度的窄幅化,以及可伴隨著多層化而達到精細圖案之銅層”。对比文件中的铜层即是最终形成电路图案的导电层,作用与本专利的电路图案相同。
特征D:所述电路图案设置在所述绝缘层上<br>《直接公开》对比文件:“於絕緣體膜上形成銅層”、“於絕緣體膜的單面或是雙面上...設置銅層”。对比文件直接公开了铜层直接设置于绝缘体膜上(可含有底金属层)。
特征E:其中,所述电路图案包括上表面、下表面、第一侧表面和第二侧表面<br>《隐含公开》对比文件仅提到“銅層的表面粗糙度”,未明确列举四个表面。但铜层作为立体结构必然具有这些表面。本领域技术人员公知任何镀层或电路图案都具有上、下和侧表面。对比文件虽未逐一列出,但由铜层结构可以毫无疑义地确定其包含这些表面,因此隐含公开。
特征F:所述电路图案的所述上表面、所述下表面、所述第一侧表面和所述第二侧表面中的至少三个表面的表面粗糙度(Ra)为0.31μm以下<br>《未公开》对比文件:“銅層的表面粗糙度(Ra)為0.10至0.25μm”。对比文件仅公开铜层(通常指上表面)的粗糙度为0.10-0.25μm(已低于0.31μm),但未涉及下表面、侧表面的粗糙度,更没有公开“至少三个表面”均满足该范围。
特征G:其中,在所述电路图案的表面中长度长的部分的粗糙度小于长度小的部分的粗糙度<br>《未公开》对比文件全文未提及根据表面长度调整粗糙度的关系。对比文件完全没有公开或暗示不同长度表面具有不同的粗糙度。
特征H:其中,所述电路图案的所述上表面、所述下表面、所述第一侧表面和所述第二侧表面中的至少三个表面的表面粗糙度(Ra)为0.17μm以下<br>《未公开》对比文件:“銅層的表面粗糙度(Ra)為0.10至0.25μm”。该范围包含0.17以下的部分。同特征F,对比文件仅涉及铜层单一表面(可能为上表面),未公开至少三个表面均达到0.17μm以下。
特征I:其中,所述电路图案的所述上表面、所述下表面、所述第一侧表面和所述第二侧表面中的至少三个表面的表面粗糙度(Ra)为0.1μm至0.13μm<br>《未公开》对比文件:“銅層的表面粗糙度(Ra)為0.10至0.25μm”。该范围包含0.1-0.13μm。同特征F,对比文件仅指示铜层粗糙度落在此区间,但未区分多个表面,更未限定至少三个表面。
特征J:其中,所述电路图案的宽度方向上的横截面中的所述上表面的长度和所述下表面长度中的至少一个与所述电路图案的所述横截面中的所述第一侧表面的长度和所述第二侧表面的长度中的至少一个不同<br>《隐含公开》对比文件实施例给出铜层厚度约8μm,同时电路图案必然具有一定宽度,线宽与厚度通常不相等。本领域技术人员熟知电路图案的横截面中,上表面/下表面的宽度与侧表面的高度通常不同(如宽度>高度或相反)。对比文件虽未明确比较,但由铜层厚度及电路图案常识可合理推断此特征成立,因此隐含公开。
特征K:其中,所述电路图案的所述上表面和所述下表面中的至少一个的表面粗糙度(Ra)与所述电路图案的所述第一侧表面和所述第二侧表面中的至少一个的表面粗糙度(Ra)不同<br>《未公开》对比文件全文未对不同表面的粗糙度进行区分。对比文件仅笼统提及铜层表面粗糙度,没有启示上、下、侧表面可以具有不同的粗糙度值,也未给出任何相关教导。
特征L:其中,所述电路图案的所述横截面中的所述上表面的长度和所述下表面的长度中的至少一个大于所述电路图案的所述横截面中的所述第一侧表面的长度和所述第二侧表面的长度中的至少一个;并且,所述电路图案的所述上表面和所述下表面中的至少一个的表面粗糙度(Ra)小于所述电路图案的所述第一侧表面和所述第二侧表面中的至少一个的表面粗糙度(Ra)<br>《未公开》对比文件无关于长度与粗糙度关系的任何记载。对比文件既未公开长度比较,也未公开粗糙度随长度变化的规律,因此该特征完全未被公开。
特征M:其中,所述上表面的长度是所述上表面的宽度<br>《隐含公开》对比文件未明确定义术语。本领域公知在电路图案的宽度方向横截面中,上表面的长度即为该表面的宽度。对比文件虽未写出该定义,但本领域技术人员必然知晓,故隐含公开。
特征N:其中,所述下表面的长度是所述下表面的宽度<br>《隐含公开》同上。同理,下表面长度即其宽度,为本领域常识,隐含公开。
特征O:所述第一侧表面的长度和所述第二侧表面的长度是所述电路图案的高度<br>《隐含公开》对比文件实施例中提到“約8μm的銅被膜”,即铜层厚度,相当于侧表面长度(高度)。侧表面长度对应电路图案的厚度(高度),是本领域惯常理解。对比文件给出了铜层厚度,进一步佐证。因此隐含公开。
特征P:其中,所述电路图案的所述上表面、所述下表面、所述第一侧表面和所述第二侧表面中的至少三个表面的表面粗糙度(Ra)为0.42μm以下<br>《未公开》对比文件:“銅層的表面粗糙度(Ra)為0.10至0.25μm”。该范围低于0.42μm。同特征F,对比文件仅公开铜层一个表面的粗糙度,未涉及至少三个表面,因此未公开。
特征Q:其中,所述电路图案的阻抗为35.3Ω以下<br>《未公开》对比文件全文未提及阻抗值。对比文件未公开任何与电路图案阻抗相关的技术内容。
特征R:其中,所述电路图案包括:电镀种子层<br>《直接公开》对比文件:“於形成有目前為止所述的底層金屬層之絕緣體膜上,藉由一般的電氣鍍覆而形成銅鍍覆層”;“底層金屬層的厚度較理想為10至500nm”。对比文件中的“底層金屬層”用于支持电镀铜镀覆层,起到电镀种子层的作用,因此直接公开了电镀种子层。
特征S:所述电镀种子层设置在所述绝缘层上<br>《直接公开》对比文件:“於絕緣體膜上形成...底層金屬層”。直接公开了底层金属层(种子层)设置在绝缘体膜上。
特征T:图案层<br>《直接公开》对比文件:“銅鍍覆層”、“銅層”。对比文件中的铜镀覆层或铜层即构成图案层。
特征U:所述图案层设置在所述电镀种子层上<br>《直接公开》对比文件:“於底層金屬層上形成銅鍍覆層”。直接公开了铜层(图案层)形成于底层金属层(种子层)之上。
特征V:其中,所述电路图案的所述上表面是所述图案层的上表面<br>《直接公开》对比文件铜层的上表面即为整个电路图案的上表面。对比文件中铜层位于最上方,其暴露的上表面自然构成电路图案的上表面,作用相同。
特征W:其中,所述电路图案的所述下表面是所述电镀种子层的下表面<br>《直接公开》对比文件底层金属层与绝缘体膜接触的表面即为下表面。对比文件的底层金属层直接形成于绝缘体膜上,其与绝缘体膜接触的表面即为电路图案的下表面,功能相同。
特征X:其中,所述电路图案的所述第一侧表面包括所述电镀种子层的第一侧表面和所述图案层的第一侧表面;并且,所述电路图案的所述第二侧表面包括所述电镀种子层的第二侧表面和所述图案层的第二侧表面<br>《隐含公开》对比文件公开了底层金属层和铜层的叠层结构。在利用蚀刻工艺形成电路图案时,其侧壁必然同时露出底层金属层和铜层的侧表面,本领域技术人员根据对比文件的结构可以合理推断出该特征,因此隐含公开。
特征Y:其中,所述电路图案的宽度方向上的横截面中的所述上表面的长度小于所述电路图案的所述宽度方向上的所述横截面中的所述下表面的长度<br>《未公开》对比文件无相关内容。对比文件未描述上表面宽度小于下表面宽度的梯形剖面结构,也未暗示任何剖面形状的特征。
特征Z:其中,所述电路图案的所述宽度方向上的所述横截面中的所述第一侧表面和所述第二侧表面中的至少一个具有规定的倾斜角度并且连接在所述电路图案的所述上表面和所述下表面之间<br>《未公开》对比文件无相关内容。对比文件未提及侧壁倾斜角度或侧壁连接上、下表面的几何关系。

<<<A>>><<<B>>><<<C>>><<<D>>><<<e>>><<<j>>><<<m>>><<<n>>><<<o>>><<<R>>><<<S>>><<<T>>><<<U>>><<<V>>><<<W>>><<<x>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE