返回项目页面
对比文件列表
1978-06-13_US4095278A_发明授权_US4095278A Instruction altering system_+++D_N+++.docx
2026-03-19 23:44
1989-10-19_WO1989009962A_发明申请_WO1989009962A1 METHOD AND APPARATUS FOR IMPROVED EXECUTION OF INSTRUCTION SEQUENCES_+++d_n_o+++.docx
2026-03-19 23:44
2000-04-11_US6049860A_发明授权_US6049860A Pipelined floating point stores_+++D+++.docx
2026-03-19 23:44
2002-11-28_US2002178346A_发明申请_US20020178346A1 Lowering priority and elimination scheme for useless instructions_+++D_O+++.docx
2026-03-19 23:44
2004-03-04_US2004044878A_发明申请_US20040044878A1 Synchronisation between pipelines in a data processing apparatus_+++D_O_a_b_c_e_f_g_h_k_l_m_n+++.docx
2026-03-19 23:44
2004-08-18_CN1521623A_发明公开_CN1521623A 编译设备和编译方法_+++d_o+++.docx
2026-03-19 23:44
2004-08-19_JP2004234126A_发明专利_JP2004234126A Compiler and compiling method_+++d_f_o+++.docx
2026-03-19 23:44
2005-12-15_JP2005538439A_发明专利_JP2005538439A Synchronization between the pipeline in a data processing device_+++d+++.docx
2026-03-19 23:44
2006-08-29_US7100021B_发明授权_US07100021B1 Barrier synchronization mechanism for processors of a systolic array_+++B_K_c_d+++.docx
2026-03-19 23:44
2008-07-08_US7398358B_发明授权_US07398358B2 Method and apparatus for high performance branching in pipelined microsystems_+++D_N+++.docx
2026-03-19 23:44
2008-12-04_US2008301342A_发明申请_US20080301342A1 Device Directed Memory Barriers_+++d+++.docx
2026-03-19 23:44
2010-09-09_JP2010530571A_发明专利_JP2010530571A Memory barrier destined for the device_+++A_B_E_G_H_c_d_f_i_j_k_l_m_n_o+++.docx
2026-03-19 23:44
2010-09-28_US7805592B_发明授权_US07805592B2 Early resolving instructions_+++D_n_o+++.docx
2026-03-19 23:44
2011-07-07_WO2011081718A_发明申请_WO2011081718A2 MECHANISMS TO ACCELERATE TRANSACTIONS USING BUFFERED STORES_+++d_i_k_m+++.docx
2026-03-19 23:44
2011-10-20_US2011258415A_发明申请_US20110258415A1 APPARATUS AND METHOD FOR HANDLING DEPENDENCY CONDITIONS_+++d_f_k+++.docx
2026-03-19 23:44
2012-07-12_AU2010337318A_发明专利_AU2010337318A1 Mechanisms to accelerate transactions using buffered stores_+++d_i_j+++.docx
2026-03-19 23:44
2012-09-19_KR1020120103715A_发明公开_KR1020120103715A 버퍼링된 저장을 이용하여 트랜잭션들을 가속화하기 위한 메커니즘들_+++d+++.docx
2026-03-19 23:44
2012-10-17_CN102741806A_发明公开_CN102741806A 使用缓冲存储加速事务的机构_+++b_d_i_k+++.docx
2026-03-19 23:44
EP2972787A1_Description_20260310_0117_+++A_B_C_D_E_F_G_H_K_L_M_N_O_i_j+++.docx
2026-03-19 23:44
JP2013242876A_Description_20260310_0117_+++d_i+++.docx
2026-03-19 23:44
US2004068597A1_Description_20260310_0117_+++d_f_k_l_m_o+++.docx
2026-03-19 23:44
US2011145512A1_Description_20260310_0117_+++d+++.docx
2026-03-19 23:44
US2013290683A1_Description_20260310_0117_+++D_N_O+++.docx
2026-03-19 23:44
2005-12-15_JP2005538439A_发明专利_JP2005538439A Synchronization between the pipeline in a data processing device_+++d+++.docx

对比文件名称:2005-12-15_JP2005538439A_发明专利_JP2005538439A Synchronization between the pipeline in a data processing device

目标专利名称:消除指令处理电路中的冗余同步屏障和相关处理器系统、方法以及计算机可读媒体 CN105009074B

模型名称:本次调用的模型

### 特征比对表格

技术特征描述及公开性判断结果对比文件原文引用公开性论述
技术特征A:检测第一指令,所述第一指令指示关于计算机架构需要后续同步屏障且所述计算机架构允许由计算机硬件自动地执行同步操作的操作<br>**未公开**在[2]中描述:“コプロセッサーインストラクションは、3つのメイングループ、すなわち、ロード、蓄積および処理インストラクションに属する。... 他のインストラクション、例えば、MCRおよびMRCは、コアとコプロセッサーのレジスター間でデータの転送を許可する。”对比文件公开了MCR等协处理器指令,这些指令涉及处理器与协处理器间的操作。然而,对比文件全文未提及任何指令具有“指示关于计算机架构需要后续同步屏障”这一属性,也未描述任何指令在执行时“允许由计算机硬件自动地执行同步操作”。对比文件的核心在于通过令牌队列实现主处理器与协处理器流水线间的同步,并未区分需要软件同步屏障的指令以及硬件自动执行的同步操作。因此,本领域技术人员无法从对比文件毫无疑义地得出或合理推断出技术特征A。
技术特征B:响应于所述第一指令,由所述计算机硬件自动地执行所述同步操作<br>**未公开**无直接对应引用。对比文件描述了指令执行过程中产生令牌并放入队列以实现同步(例如,[2]:“トークンは、コプロセッサーインストラクションが、関係するパイプラインステージから次のステージへと送られるたびごとに生成される。”)。对比文件中的同步机制是基于“令牌”在队列中的传递,由特定流水线阶段在处里指令时生成令牌,并由伙伴流水线阶段接收令牌来驱动处理。这并非目标专利中所述的由计算机硬件“自动地执行”的“同步操作”(如自动冲刷流水线)。对比文件的同步是数据驱动的、基于队列的事件传递,而非响应于特定指令而自动触发的硬件同步操作。因此,本领域技术人员无法从对比文件毫无疑义地得出或合理推断出技术特征B。
技术特征C:检测由所述计算机硬件响应于所述第一指令自动执行所述同步操作而导致的第一同步事件<br>**未公开**无直接对应引用。对比文件描述了检测令牌的发送与接收(例如,通过队列状态标志)。对比文件中的同步事件体现为令牌在队列中的出现或到达。然而,如前述,该令牌的生成与传递是流水线处理指令流程中内嵌的、用于协调两个流水线的数据驱动机制,并非目标专利中所述的由硬件“自动执行同步操作”所“导致”的、可作为冗余判断依据的“同步事件”。对比文件没有公开检测由指令触发的、硬件自动执行的同步事件这一概念。因此,本领域技术人员无法从对比文件毫无疑义地得出或合理推断出技术特征C。
技术特征D:检测指令流中的下一个指令<br>**《隐含公开》**在[2]中描述:“コアは、全てのインストラクションを、そのフェッチステージ190を残してインストラクションキュー300に送る。”;以及描述指令在流水线中逐步处理。对比文件涉及指令的处理流程,包括从内存获取指令、送入流水线阶段(如取指、解码、执行等)。为了连续处理指令流,处理器电路必然需要不断地“检测指令流中的下一个指令”以进行后续操作。虽然对比文件未明确使用“检测下一个指令”这一表述,但这是指令处理电路的基本功能和必要步骤。本领域技术人员阅读对比文件后,能够合理推断出其指令处理过程必然包含检测下一个指令的操作。因此,技术特征D被对比文件隐含公开。
技术特征E:确定所述下一个指令是否包括类型对应于所述第一同步事件的同步屏障<br>**未公开**无直接对应引用。对比文件描述了不同类型的队列(如指令队列、取消队列、完成队列)用于传递不同性质的令牌信息。对比文件确实存在不同类型的同步(或控制)令牌,通过不同队列传递。然而,对比文件完全没有提及“同步屏障指令”(如ISB指令)的概念,也没有描述需要判断一个指令是否为“同步屏障”,更未涉及将该屏障的类型与之前发生的某个“同步事件”的类型进行对应比较。其同步机制完全依赖于令牌队列,而非识别并比较指令本身的性质。因此,本领域技术人员无法从对比文件毫无疑义地得出或合理推断出技术特征E。
技术特征F:以及响应于确定所述下一个指令包括类型对应于所述第一同步事件的同步屏障,从所述指令流消除所述下一个指令。<br>**未公开**无直接对应引用。对比文件描述了在指令被取消或反弹时,将其变为“幻影”指令继续流过流水线以吸收令牌([2]:“コアパイプライン内のファントムに変わり”)。对比文件中消除或使指令无效的操作(如取消、反弹)是基于条件不满足、预测错误或协处理器无法接受等原因,其目的是处理异常情况,而非识别并消除“冗余”的同步屏障。目标专利的核心“消除冗余同步屏障”在对比文件中完全没有对应概念。对比文件未公开基于前后两个同步操作/事件的冗余性判断来消除后续指令的任何机制。因此,本领域技术人员无法从对比文件毫无疑义地得出或合理推断出技术特征F。
技术特征G:其中检测所述第一同步事件包括检测指令同步事件<br>**未公开**无直接对应引用。对比文件中的同步事件均与令牌在队列中的传递相关,未区分“指令同步”和“数据同步”。对比文件中的同步机制(令牌传递)用于协调流水线进度,确保指令和数据在正确时间点被处理。它并未从功能或目的上区分为目标专利所定义的“指令同步事件”(确保指令执行顺序或更新)和“数据同步事件”(确保数据访问顺序)。因此,本领域技术人员无法从对比文件得出“检测指令同步事件”这一具体特征。
技术特征H:并且其中确定所述下一个指令是否包括类型对应于所述第一同步事件的同步屏障包括检测所述下一个指令是否是指令同步屏障。<br>**未公开**无直接对应引用。如前述,对比文件未公开“同步屏障指令”的概念,因此自然也谈不上检测一个指令是否为“指令同步屏障”。该特征未被公开。
技术特征I:其中检测所述第一同步事件包括检测数据同步事件<br>**未公开**无直接对应引用。理由同技术特征G。对比文件的同步机制未区分指令同步与数据同步。因此,检测数据同步事件这一特征未被公开。
技术特征J:并且其中确定所述下一个指令是否包括类型对应于所述第一同步事件的同步屏障包括检测所述下一个指令是否是数据同步屏障。<br>**未公开**无直接对应引用。理由同技术特征H。对比文件未公开“数据同步屏障”指令的概念,因此该特征未被公开。
技术特征K:其中检测所述第一同步事件包括设定同步旗标。<br>**未公开**无直接对应引用。对比文件使用队列的“有效标志”来指示队列中令牌的有效性([2]:“レジスターが有効なデータを収容しているかどうかを指示する。”)。对比文件中的“标志”用于管理队列缓冲区(FIFO)的状态,指示其是否存有有效令牌。这与目标专利中用于记录特定类型“同步事件”是否发生的“同步旗标”在作用和目的上完全不同。同步旗标是用于后续判断指令冗余性的状态跟踪器,而队列有效标志是队列数据结构内部的管理信号。因此,本领域技术人员无法从对比文件毫无疑义地得出或合理推断出技术特征K。
技术特征L:其进一步包括响应于确定所述下一个指令不包括类型对应于所述第一同步事件的同步屏障而清除所述同步旗标。<br>**未公开**无直接对应引用。该特征依赖于技术特征K(同步旗标)和技术特征E(判断指令是否为对应类型同步屏障),这两者均未被对比文件公开。因此,该附加特征也未被公开。
技术特征M:其中确定所述下一个指令是否包括类型对应于所述第一同步事件的同步屏障包括确定是否设定所述同步旗标。<br>**未公开**无直接对应引用。该特征同样依赖于技术特征K和E,均未被对比文件公开。因此,该特征未被公开。
技术特征N:其中从所述指令流消除所述下一个指令包括用指示无操作的指令代替所述指令流中的所述下一个指令。<br>**未公开**无直接对应引用。对比文件在描述指令被取消或反弹时,提到指令变为“ファントム”(幻影)继续流过流水线。对比文件中将无效指令转为“幻影”指令的目的是让其继续占用流水线阶段,以便吸收和配对来自另一流水线的对应令牌,从而维持令牌队列机制的同步。这并非目标专利中为了“消除冗余”而用NOP(无操作)指令进行替换,以直接提升指令吞吐率。两者的目的和实现方式均不同。因此,本领域技术人员无法从对比文件毫无疑义地得出或合理推断出技术特征N。
技术特征O:其中从所述指令流消除所述下一个指令包括从所述指令流移除所述下一个指令。<br>**未公开**无直接对应引用。对比文件提到在刷新(flush)操作时,从流水线中移除指令。对比文件中的指令移除发生在流水线刷新时,其原因是分支预测错误等导致的清空流水线,这与目标专利中基于冗余性判断而移除特定同步屏障指令完全不同。因此,该特征未被公开。

<<<d>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE