返回项目页面
对比文件列表
1978-06-13_US4095278A_发明授权_US4095278A Instruction altering system_+++D_N+++.docx
2026-03-19 23:44
1989-10-19_WO1989009962A_发明申请_WO1989009962A1 METHOD AND APPARATUS FOR IMPROVED EXECUTION OF INSTRUCTION SEQUENCES_+++d_n_o+++.docx
2026-03-19 23:44
2000-04-11_US6049860A_发明授权_US6049860A Pipelined floating point stores_+++D+++.docx
2026-03-19 23:44
2002-11-28_US2002178346A_发明申请_US20020178346A1 Lowering priority and elimination scheme for useless instructions_+++D_O+++.docx
2026-03-19 23:44
2004-03-04_US2004044878A_发明申请_US20040044878A1 Synchronisation between pipelines in a data processing apparatus_+++D_O_a_b_c_e_f_g_h_k_l_m_n+++.docx
2026-03-19 23:44
2004-08-18_CN1521623A_发明公开_CN1521623A 编译设备和编译方法_+++d_o+++.docx
2026-03-19 23:44
2004-08-19_JP2004234126A_发明专利_JP2004234126A Compiler and compiling method_+++d_f_o+++.docx
2026-03-19 23:44
2005-12-15_JP2005538439A_发明专利_JP2005538439A Synchronization between the pipeline in a data processing device_+++d+++.docx
2026-03-19 23:44
2006-08-29_US7100021B_发明授权_US07100021B1 Barrier synchronization mechanism for processors of a systolic array_+++B_K_c_d+++.docx
2026-03-19 23:44
2008-07-08_US7398358B_发明授权_US07398358B2 Method and apparatus for high performance branching in pipelined microsystems_+++D_N+++.docx
2026-03-19 23:44
2008-12-04_US2008301342A_发明申请_US20080301342A1 Device Directed Memory Barriers_+++d+++.docx
2026-03-19 23:44
2010-09-09_JP2010530571A_发明专利_JP2010530571A Memory barrier destined for the device_+++A_B_E_G_H_c_d_f_i_j_k_l_m_n_o+++.docx
2026-03-19 23:44
2010-09-28_US7805592B_发明授权_US07805592B2 Early resolving instructions_+++D_n_o+++.docx
2026-03-19 23:44
2011-07-07_WO2011081718A_发明申请_WO2011081718A2 MECHANISMS TO ACCELERATE TRANSACTIONS USING BUFFERED STORES_+++d_i_k_m+++.docx
2026-03-19 23:44
2011-10-20_US2011258415A_发明申请_US20110258415A1 APPARATUS AND METHOD FOR HANDLING DEPENDENCY CONDITIONS_+++d_f_k+++.docx
2026-03-19 23:44
2012-07-12_AU2010337318A_发明专利_AU2010337318A1 Mechanisms to accelerate transactions using buffered stores_+++d_i_j+++.docx
2026-03-19 23:44
2012-09-19_KR1020120103715A_发明公开_KR1020120103715A 버퍼링된 저장을 이용하여 트랜잭션들을 가속화하기 위한 메커니즘들_+++d+++.docx
2026-03-19 23:44
2012-10-17_CN102741806A_发明公开_CN102741806A 使用缓冲存储加速事务的机构_+++b_d_i_k+++.docx
2026-03-19 23:44
EP2972787A1_Description_20260310_0117_+++A_B_C_D_E_F_G_H_K_L_M_N_O_i_j+++.docx
2026-03-19 23:44
JP2013242876A_Description_20260310_0117_+++d_i+++.docx
2026-03-19 23:44
US2004068597A1_Description_20260310_0117_+++d_f_k_l_m_o+++.docx
2026-03-19 23:44
US2011145512A1_Description_20260310_0117_+++d+++.docx
2026-03-19 23:44
US2013290683A1_Description_20260310_0117_+++D_N_O+++.docx
2026-03-19 23:44
2011-10-20_US2011258415A_发明申请_US20110258415A1 APPARATUS AND METHOD FOR HANDLING DEPENDENCY CONDITIONS_+++d_f_k+++.docx

对比文件名称:2011-10-20_US2011258415A_发明申请_US20110258415A1 APPARATUS AND METHOD FOR HANDLING DEPENDENCY CONDITIONS

目标专利名称:消除指令处理电路中的冗余同步屏障和相关处理器系统、方法以及计算机可读媒体CN105009074B

模型名称:DeepSeek

### 特征比对表格

技术特征描述及公开性判断结果对比文件原文引用公开性论述
**技术特征A:**<br>其包括:检测第一指令,所述第一指令指示关于计算机架构需要后续同步屏障且所述计算机架构允许由计算机硬件自动地执行同步操作的操作<br>**《未公开》**未发现相关内容。**论述:** 目标专利中的“第一指令”(如说明书[0038]提及的“INST_REQ_SYNC”指令或[0045]提及的“MCR”指令)具有两个关键属性:1)其指示的操作使得计算机架构需要后续的软件同步屏障;2)该操作也允许计算机硬件自动执行同步操作。对比文件全文专注于处理“evil twin”等数据依赖条件,通过在指令流中插入指令(如“fmovstod”)来缓解依赖。对比文件未提及任何关于“同步屏障”、“同步事件”的概念,也未描述任何指令具有“需要后续同步屏障”且“允许硬件自动执行同步操作”的双重属性。因此,本领域技术人员无法从对比文件得出技术特征A的技术方案。
**技术特征B:**<br>响应于所述第一指令,由所述计算机硬件自动地执行所述同步操作<br>**《未公开》**未发现相关内容。**论述:** 目标专利中,硬件自动执行的“同步操作”是指为了确保指令或数据顺序而进行的特定操作,例如管线冲洗(见说明书[0030]),其结果是产生一个“同步事件”。对比文件虽然描述了指令的执行(例如执行单元235执行指令),但所执行的操作是常规的算术、逻辑、加载/存储等计算操作,目的是完成指令本身的语义,而非为了确保顺序一致性而触发的、独立于指令主要计算功能的“同步操作”。对比文件未提及任何由硬件自动触发、用于屏障目的的同步操作。因此,本特征未被公开。
**技术特征C:**<br>检测由所述计算机硬件响应于所述第一指令自动执行所述同步操作而导致的第一同步事件<br>**《未公开》**未发现相关内容。**论述:** 目标专利中的“第一同步事件”是硬件执行同步操作的具体表现或结果,是后续判断冗余的逻辑基础(见说明书[0030])。对比文件完全未涉及“同步事件”这一概念。对比文件中提到的“检测”(如检测单元404)是针对“evil twin”依赖条件(见[0109]),这是一种数据依赖关系,与确保指令或数据顺序的“同步事件”在技术本质和作用上均不相同。因此,本特征未被公开。
**技术特征D:**<br>检测指令流中的下一个指令<br>**《隐含公开》**说明书[0072]:“decode unit 215 may be configured to prepare the instructions selected by select unit 210 for further processing.” (解码单元215可被配置为准备由选择单元210选择的指令以供进一步处理。)**论述:** 对比文件公开了处理器核心具有解码单元(decode unit 215),其接收并处理来自选择单元(select unit 210)的指令(即指令流中的指令)。选择单元210从线程中选择指令(见[0070]),解码单元215对这些选中的指令进行后续处理。虽然对比文件未明确使用“检测下一个指令”的表述,但其描述的指令流水线正常工作的前提即是按序或按调度获取并处理指令流中的连续指令。本领域技术人员可以毫无疑义地理解,为了处理指令流,处理器必然需要逐个“检测”指令流中的指令(包括“下一个指令”)。因此,技术特征D被对比文件隐含公开。
**技术特征E:**<br>确定所述下一个指令是否包括类型对应于所述第一同步事件的同步屏障<br>**《未公开》**未发现相关内容。**论述:** 目标专利中“同步屏障”是指如ISB(指令同步屏障)等明确用于同步的指令。确定其“类型”是否对应于先前发生的同步事件(如指令同步或数据同步)是判断冗余的关键(见说明书[0048])。对比文件从未提及“同步屏障”(synchronization barrier)指令,也未提及任何指令具有“同步屏障”的属性或功能。对比文件中插入的指令(如“fmovstod”)是为了合并数据到物理寄存器以解决依赖,而非作为同步屏障。因此,本领域技术人员无法从对比文件得出“确定指令是否为同步屏障”的技术方案。
**技术特征F:**<br>以及响应于确定所述下一个指令包括类型对应于所述第一同步事件的同步屏障,从所述指令流消除所述下一个指令。<br>**《隐含公开》**说明书[0111]:“decode unit 215 may be configured to insert one or more instructions into the instruction stream...” (解码单元215可被配置为向指令流中插入一个或多个指令...)**论述:** 对比文件明确公开了响应于检测到的依赖条件(存储在依赖存储单元402中的信息),通过解码单元215向指令流中“插入”指令(见[0111], [0116])。虽然对比文件公开的是“插入”指令,而目标专利是“消除”指令,但两者均属于对原始指令流进行“修改”或“优化”的操作。从广义的指令流动态修改角度来看,对比文件公开了“响应于某个确定(依赖条件),对指令流进行修改(插入)”这一核心逻辑框架。本领域技术人员可以理解,指令流优化既包括插入也包括消除不必要的指令。虽然具体操作方向相反,但“基于某种判断来修改指令流”这一更高层级的概念已被公开。因此,可以认为技术特征F被对比文件隐含公开。
**技术特征G:**<br>其中检测所述第一同步事件包括检测指令同步事件<br>**《未公开》**未发现相关内容。**论述:** “指令同步事件”是同步事件的一种特定类型,用于确保指令流的顺序(见说明书[0029])。如前述,对比文件未涉及任何“同步事件”的概念,因此更不可能公开其具体类型“指令同步事件”。
**技术特征H:**<br>并且其中确定所述下一个指令是否包括类型对应于所述第一同步事件的同步屏障包括检测所述下一个指令是否是指令同步屏障。<br>**《未公开》**未发现相关内容。**论述:** 目标专利中的“指令同步屏障”是同步屏障的一种类型,例如ARM的ISB指令。对比文件未提及任何同步屏障指令,因此无法进行“检测下一个指令是否是指令同步屏障”的判断。
**技术特征I:**<br>其中检测所述第一同步事件包括检测数据同步事件<br>**《未公开》**未发现相关内容。**论述:** “数据同步事件”是同步事件的另一种类型,用于确保数据访问的顺序。同技术特征G,对比文件未涉及任何“同步事件”,因此不可能公开“数据同步事件”。
**技术特征J:**<br>并且其中确定所述下一个指令是否包括类型对应于所述第一同步事件的同步屏障包括检测所述下一个指令是否是数据同步屏障。<br>**《未公开》**未发现相关内容。**论述:** 同技术特征H,对比文件未提及任何同步屏障指令,因此无法进行“检测下一个指令是否是数据同步屏障”的判断。
**技术特征K:**<br>其中检测所述第一同步事件包括设定同步旗标。<br>**《隐含公开》**说明书[0122]:“IFU 200 could, upon fetching a first instruction in the instruction stream, store information marking the first instruction as a potential evil twin producer...” (指令获取单元200可以在获取指令流中的第一条指令时,存储信息将该第一条指令标记为潜在的evil twin生产者...)<br>以及图6A、6B描述的依赖存储单元(402)中存储的预解码位或预测表信息。**论述:** 目标专利中“设定同步旗标”是为了记录一个同步事件已发生,供后续判断使用(见说明书[0037])。对比文件公开了在检测到“evil twin”依赖条件后,将相关信息(如标记指令为潜在或实际的evil twin生产者/消费者)存储在依赖存储单元(402)中,该单元可以是指令缓存中的预解码位(图6A)或独立的预测表(图6B)。虽然存储的内容(依赖条件信息 vs 同步事件信息)不同,但“通过设定一个标志位或存储状态信息来记录某个特定事件或条件已发生”这一技术手段是相同的。本领域技术人员可以从对比文件公开的“存储标记信息”这一做法,合理推断出使用类似手段(设定旗标)来记录其他类型的事件(如同步事件)。因此,技术特征K被隐含公开。
**技术特征L:**<br>其进一步包括响应于确定所述下一个指令不包括类型对应于所述第一同步事件的同步屏障而清除所述同步旗标。<br>**《未公开》**未发现相关内容。**论述:** 目标专利中,在确定下一个指令不是冗余同步屏障后,需要清除同步旗标,以避免影响后续判断(见说明书[0075])。对比文件虽然提到了存储依赖信息,但未描述在何种条件下需要“清除”这些存储的信息或标志。对比文件的方法700(图7A)体现了“一旦是evil twin,则总是evil twin”的策略(见[0133]),方法750(图7B)涉及预测错误时使条目无效(见[0136]),但这与目标专利中“遇到非冗余屏障即清除旗标”的确定性和即时性逻辑不同。因此,本特征未被公开。
**技术特征M:**<br>其中确定所述下一个指令是否包括类型对应于所述第一同步事件的同步屏障包括确定是否设定所述同步旗标。<br>**《未公开》**未发现相关内容。**论述:** 目标专利中,判断下一个指令是否为冗余同步屏障的关键步骤之一是检查同步旗标是否被设定(见图4方框78及说明书[0078])。对比文件虽然存储了依赖信息(可类比为旗标),但使用该信息的目的和逻辑不同。对比文件使用存储的信息来决定是否“插入”指令(见[0111]),而不是用来判断后续指令是否“冗余”并应被“消除”。更重要的是,对比文件缺少“同步屏障”这一判断对象。因此,将存储的信息用于“判断下一个指令是否为特定类型屏障”的这一具体技术方案未被公开。
**技术特征N:**<br>其中从所述指令流消除所述下一个指令包括用指示无操作的指令代替所述指令流中的所述下一个指令。<br>**《未公开》**未发现相关内容。**论述:** 目标专利公开了消除冗余同步屏障的一种具体方式:用NOP(无操作)指令代替它(见说明书[0049], [0054])。对比文件公开的是向指令流“插入”指令,从未提及用NOP指令“代替”已有指令。插入和代替是两种不同的指令流修改操作。本领域技术人员无法从对比文件中得出使用NOP指令进行代替的技术启示。
**技术特征O:**<br>其中从所述指令流消除所述下一个指令包括从所述指令流移除所述下一个指令。<br>**《未公开》**未发现相关内容。**论述:** 目标专利公开了消除冗余同步屏障的另一种方式:直接从指令流中移除该指令(见说明书[0054])。对比文件仅公开了插入指令,未提及从指令流中完全移除指令。因此,本特征未被公开。

<<<d>>><<<f>>><<<k>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE