返回项目页面
对比文件列表
1978-06-13_US4095278A_发明授权_US4095278A Instruction altering system_+++D_N+++.docx
2026-03-19 23:44
1989-10-19_WO1989009962A_发明申请_WO1989009962A1 METHOD AND APPARATUS FOR IMPROVED EXECUTION OF INSTRUCTION SEQUENCES_+++d_n_o+++.docx
2026-03-19 23:44
2000-04-11_US6049860A_发明授权_US6049860A Pipelined floating point stores_+++D+++.docx
2026-03-19 23:44
2002-11-28_US2002178346A_发明申请_US20020178346A1 Lowering priority and elimination scheme for useless instructions_+++D_O+++.docx
2026-03-19 23:44
2004-03-04_US2004044878A_发明申请_US20040044878A1 Synchronisation between pipelines in a data processing apparatus_+++D_O_a_b_c_e_f_g_h_k_l_m_n+++.docx
2026-03-19 23:44
2004-08-18_CN1521623A_发明公开_CN1521623A 编译设备和编译方法_+++d_o+++.docx
2026-03-19 23:44
2004-08-19_JP2004234126A_发明专利_JP2004234126A Compiler and compiling method_+++d_f_o+++.docx
2026-03-19 23:44
2005-12-15_JP2005538439A_发明专利_JP2005538439A Synchronization between the pipeline in a data processing device_+++d+++.docx
2026-03-19 23:44
2006-08-29_US7100021B_发明授权_US07100021B1 Barrier synchronization mechanism for processors of a systolic array_+++B_K_c_d+++.docx
2026-03-19 23:44
2008-07-08_US7398358B_发明授权_US07398358B2 Method and apparatus for high performance branching in pipelined microsystems_+++D_N+++.docx
2026-03-19 23:44
2008-12-04_US2008301342A_发明申请_US20080301342A1 Device Directed Memory Barriers_+++d+++.docx
2026-03-19 23:44
2010-09-09_JP2010530571A_发明专利_JP2010530571A Memory barrier destined for the device_+++A_B_E_G_H_c_d_f_i_j_k_l_m_n_o+++.docx
2026-03-19 23:44
2010-09-28_US7805592B_发明授权_US07805592B2 Early resolving instructions_+++D_n_o+++.docx
2026-03-19 23:44
2011-07-07_WO2011081718A_发明申请_WO2011081718A2 MECHANISMS TO ACCELERATE TRANSACTIONS USING BUFFERED STORES_+++d_i_k_m+++.docx
2026-03-19 23:44
2011-10-20_US2011258415A_发明申请_US20110258415A1 APPARATUS AND METHOD FOR HANDLING DEPENDENCY CONDITIONS_+++d_f_k+++.docx
2026-03-19 23:44
2012-07-12_AU2010337318A_发明专利_AU2010337318A1 Mechanisms to accelerate transactions using buffered stores_+++d_i_j+++.docx
2026-03-19 23:44
2012-09-19_KR1020120103715A_发明公开_KR1020120103715A 버퍼링된 저장을 이용하여 트랜잭션들을 가속화하기 위한 메커니즘들_+++d+++.docx
2026-03-19 23:44
2012-10-17_CN102741806A_发明公开_CN102741806A 使用缓冲存储加速事务的机构_+++b_d_i_k+++.docx
2026-03-19 23:44
EP2972787A1_Description_20260310_0117_+++A_B_C_D_E_F_G_H_K_L_M_N_O_i_j+++.docx
2026-03-19 23:44
JP2013242876A_Description_20260310_0117_+++d_i+++.docx
2026-03-19 23:44
US2004068597A1_Description_20260310_0117_+++d_f_k_l_m_o+++.docx
2026-03-19 23:44
US2011145512A1_Description_20260310_0117_+++d+++.docx
2026-03-19 23:44
US2013290683A1_Description_20260310_0117_+++D_N_O+++.docx
2026-03-19 23:44
2010-09-09_JP2010530571A_发明专利_JP2010530571A Memory barrier destined for the device_+++A_B_E_G_H_c_d_f_i_j_k_l_m_n_o+++.docx

**对比文件名称**:2010-09-09_JP2010530571A_发明专利_JP2010530571A Memory barrier destined for the device

**目标专利名称**:消除指令处理电路中的冗余同步屏障和相关处理器系统、方法以及计算机可读媒体 CN105009074B

**模型名称**:DeepSeek-R1

---

### **特征比对表格**

技术特征描述及公开性判断结果对比文件原文引用公开性论述
**技术特征A《直接公开》**<br>其包括:检测第一指令,所述第一指令指示关于计算机架构需要后续同步屏障且所述计算机架构允许由计算机硬件自动地执行同步操作的操作说明书第[0028]段:“例えば、ARMアーキテクチャのMCR(「ARMレジスタからコプロセッサに移動」)命令86。MCR命令86は、変換テーブルベースレジスタ0(TTBR0)に値を書き込む操作を示す命令であり…ARMアーキテクチャは、MCR命令86の後にソフトウェア命令同期操作が続くことを必要とする。しかし、いくつかの実施形態では、コンピュータハードウェアがMCR命令86の実行後に命令同期操作を実行することも許可されている。”<br>(中文翻译:例如,ARM架构的MCR(“从ARM寄存器移到协处理器”)指令86。MCR指令86是指示将值写入到转换表基址寄存器0(TTBR0)的操作的指令…ARM架构需要MCR指令86后面跟随软件指令同步操作。但在一些实施例中,也可以允许计算机硬件在执行MCR指令86后执行指令同步操作。)对比文件明确公开了“第一指令”(MCR指令),该指令指示了一个操作(写入TTBR0)。根据ARM架构,此操作需要后续的软件同步屏障(ISB指令),并且也允许计算机硬件在执行该指令后自动执行同步操作。这与目标专利中“第一指令”的定义和作用完全相同。因此,本领域技术人员能够毫无疑义地得出该技术特征。
**技术特征B《直接公开》**<br>响应于所述第一指令,由所述计算机硬件自动地执行所述同步操作说明书第[0028]段:“したがって、この例では、コンピュータハードウェアがMCR命令86の実行に応答して自動的に同期操作を開始し、それによって同期イベント88が発生する。”<br>(中文翻译:因此,在这个实例中,计算机硬件响应于MCR指令86的执行而自动启动同步操作,从而产生同步事件88。)对比文件直接描述了在“第一指令”(MCR指令)执行后,计算机硬件自动启动同步操作。这与技术特征B完全一致。
**技术特征C《隐含公开》**<br>检测由所述计算机硬件响应于所述第一指令自动执行所述同步操作而导致的第一同步事件说明书第[0028]段:“コンピュータハードウェアがMCR命令86の実行に応答して自動的に同期操作を開始し、それによって**同期イベント88**が発生する。”<br>(中文翻译:计算机硬件响应于MCR指令86的执行而自动启动同步操作,从而产生**同步事件88**。)对比文件明确记载了硬件自动执行同步操作会导致一个“同步事件88”。虽然原文没有明确使用“检测”一词,但根据上下文,该同步事件88是系统能够识别并用于后续判断(例如判断ISB指令是否冗余)的前提事件。因此,本领域技术人员能够合理推断,为了利用这个事件,系统必然需要对其进行检测或感知。该特征被隐含公开。
**技术特征D《隐含公开》**<br>检测指令流中的下一个指令说明书第[0028]段:“したがって、次に検出された命令ストリーム84において、ARMアーキテクチャISB(「命令同期バリア」)命令90が検出される。”<br>(中文翻译:因此,接下来在检测到的指令流84中,检测到ARM架构ISB(“指令同步屏障”)指令90。)对比文件描述了在同步事件88之后,在指令流中“接下来检测到”ISB指令90。这必然隐含了对指令流中指令序列的按序检测过程,即需要检测“下一个指令”。因此,该特征被隐含公开。
**技术特征E《直接公开》**<br>确定所述下一个指令是否包括类型对应于所述第一同步事件的同步屏障说明书第[0028]段:“ISB命令90は、同期イベント92を引き起こす同期バリア命令である。ISB命令90によって引き起こされる同期イベント92は、同期イベント88と同じタイプの同期イベント(すなわち、同じかそれより狭い範囲の命令同期操作)である。”<br>(中文翻译:ISB指令90是致使同步事件92发生的同步屏障指令。由ISB指令90触发的同步事件92是与同步事件88类型相同的同步事件(即,具有相同或更窄范围的指令同步操作)。)对比文件直接描述了下一个指令(ISB指令)是一个同步屏障指令,并且其类型(指令同步操作)与之前由硬件自动产生的第一同步事件(指令同步操作)的类型相同。这直接公开了“确定下一个指令是否包括类型对应于第一同步事件的同步屏障”这一判断过程。
**技术特征F《隐含公开》**<br>以及响应于确定所述下一个指令包括类型对应于所述第一同步事件的同步屏障,从所述指令流消除所述下一个指令。说明书第[0028]段:“**同期イベント92と、それを引き起こすISB命令90は冗長であり**、命令処理回路14によって**除去される**ことができることに注意すべきである。”<br>(中文翻译:应注意,**同步事件92和触发该同步事件92的ISB指令90是冗余的**,并且可以被指令处理电路14**消除**。)对比文件明确指出了在紧接的硬件同步事件之后出现的ISB指令是“冗余的”,并且可以被“消除”。这必然隐含了“响应于确定其为冗余(即类型对应)而从指令流中消除该指令”的逻辑操作。虽然消除的具体电路或步骤未详细描述,但该功能性特征是隐含公开的。
**技术特征G《直接公开》**<br>其中检测所述第一同步事件包括检测指令同步事件说明书第[0028]段:“コンピュータハードウェアがMCR命令86の実行に応答して自動的に**同期操作を開始**し、それによって**同期イベント88**が発生する。”<br>结合第[0028]段上下文,此同步操作是为MCR指令服务的,而MCR指令(写入TTBR0)需要的是指令同步屏障(ISB),因此该同步事件是指令同步事件。在对比文件的示例中,第一指令(MCR)需要的是后续的指令同步屏障(ISB),硬件自动执行的操作也旨在保证指令流的正确顺序。因此,由硬件自动产生的“同步事件88”必然是指令同步事件。该特征被直接公开。
**技术特征H《直接公开》**<br>并且其中确定所述下一个指令是否包括类型对应于所述第一同步事件的同步屏障包括检测所述下一个指令是否是指令同步屏障。说明书第[0028]段:“したがって、次に検出された命令ストリーム84において、ARMアーキテクチャ**ISB(「命令同期バリア」)命令90**が検出される。”<br>(中文翻译:因此,接下来在检测到的指令流84中,检测到ARM架构**ISB(“指令同步屏障”)指令90**。)对比文件明确将下一个指令标识为“ISB(指令同步屏障)指令”。因此,判断下一个指令是否是指令同步屏障,就是判断它是否是ISB指令。该特征被直接公开。
**技术特征I《隐含公开》**<br>其中检测所述第一同步事件包括检测数据同步事件说明书第[0016]段:“第1のタイプは、データ・メモリ・バリア(DMB)である。これは、バス・マスタによってなされた前のメモリ・アクセスとその後のメモリ・アクセスとの間に単にバリアを生成する。”<br>(中文翻译:第1种类型是数据内存屏障(DMB)。这只是在总线主控进行的先前内存访问和后续内存访问之间生成一个屏障。)对比文件详细描述了数据内存屏障(DMB)和数据同步屏障(DSB),它们都属于数据同步事件的范畴。虽然示例(MCR/ISB)聚焦于指令同步,但本领域技术人员能够毫无疑义地理解,当第一指令是触发数据同步操作(例如,特定的内存写操作)且架构要求后续数据同步屏障时,对比文件所公开的原理(检测硬件自动同步事件、判断下一个指令是否为对应类型的屏障)同样适用于数据同步场景。因此,该特征被隐含公开。
**技术特征J《隐含公开》**<br>并且其中确定所述下一个指令是否包括类型对应于所述第一同步事件的同步屏障包括检测所述下一个指令是否是数据同步屏障。说明书第[0016]段:“第1のタイプは、データ・メモリ・バリア(DMB)である…”<br>“第2のタイプは、データ同期バリア(DSB)である…”<br>(中文翻译:第1种类型是数据内存屏障(DMB)…第2种类型是数据同步屏障(DSB)…)对比文件明确区分了DMB和DSB这两种数据同步屏障。基于技术特征I的推理,本领域技术人员可以合理推断,当系统处理数据同步事件时,判断下一个指令是否为数据同步屏障,就是判断它是否是DMB或DSB这类指令。该特征被隐含公开。
**技术特征K《隐含公开》**<br>其中检测所述第一同步事件包括设定同步旗标。无直接对应描述。对比文件没有明确记载“同步旗标”这一具体实现方式。然而,为了跟踪同步事件的发生,以便在检测到下一个指令时判断其是否为冗余屏障,本领域技术人员很容易想到使用一个状态位(旗标)来记录“最近是否发生了某一类型的同步事件”。这是一种常见且简单的电路设计手段。因此,该特征被隐含公开。
**技术特征L《隐含公开》**<br>其进一步包括响应于确定所述下一个指令不包括类型对应于所述第一同步事件的同步屏障而清除所述同步旗标。无直接对应描述。这是对技术特征K中假设的“同步旗标”机制的合理扩展。如果下一个指令不是冗余屏障(即类型不对应或不是同步屏障),则意味着同步事件的影响已被该指令或其他操作处理,需要清除旗标以重新开始检测。这是实现正确逻辑控制的必然要求,本领域技术人员能够合理推断。该特征被隐含公开。
**技术特征M《隐含公开》**<br>其中确定所述下一个指令是否包括类型对应于所述第一同步事件的同步屏障包括确定是否设定所述同步旗标。无直接对应描述。该特征描述了使用“同步旗标”来判断冗余性的具体逻辑:如果旗标被设定(表明刚发生过同步事件),且下一个指令是同类屏障,则判定为冗余。这是实现技术特征E和F所描述功能的一种具体、合理的实施方式。基于技术特征K、L的隐含公开,该判断逻辑也被隐含公开。
**技术特征N《隐含公开》**<br>其中从所述指令流消除所述下一个指令包括用指示无操作的指令代替所述指令流中的所述下一个指令。无直接对应描述。对比文件只说了“消除”冗余指令,未具体说明消除方式。用NOP(无操作)指令替代原指令是处理器设计中消除无效指令的一种标准且常见的技术手段,以保持指令流序列的连续性。本领域技术人员为了实现“消除”功能,很容易采用这种替代方法。该特征被隐含公开。
**技术特征O《隐含公开》**<br>其中从所述指令流消除所述下一个指令包括从所述指令流移除所述下一个指令。无直接对应描述。与特征N类似,直接从指令流中移除(例如,在解码或发布阶段跳过该指令)是另一种消除冗余指令的可行且常见的技术手段。本领域技术人员能够合理推断出这种实现方式。该特征被隐含公开。

<<<A>>><<<B>>><<<E>>><<<G>>><<<H>>>

<<<c>>><<<d>>><<<f>>><<<i>>><<<j>>><<<k>>><<<l>>><<<m>>><<<n>>><<<o>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE