对比文件名称：2009-05-05_US7528634B_发明授权_US07528634B2 High voltage comparator using sliding input low voltage devices
目标专利名称：357具有高电压输入能力的单端比较器电路CN104919703B
模型名称：专利创造性评估模型
## 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：输入节点，配置成接收输入电压范围内的输入电压，所述输入电压范围包括第一范围和第二范围 <br> **《直接公开》** | 第[0024]段： “...upper comparator input stage 100 is operative to handle an input voltage lying in a range of from (Vdsat+Vgs+Vbe) to (Vcc−Vdsat)...”； 第[0025]段：“...lower (L) comparator input stage 200 is operative to handle an input voltage lying in a range of from Vdsat to (Vcc−(Vdsat+Vgs+Vbe)).” 译文： “…上比较器输入级100用于处理处于从(Vdsat+Vgs+Vbe)到(Vcc-Vdsat)范围内的输入电压…”； “…下(L)比较器输入级200用于处理处于从Vdsat到(Vcc-(Vdsat+Vgs+Vbe))范围内的输入电压。” | 对比文件明确公开了其高电压比较器包含两个输入级（上输入级100和下输入级200），分别用于处理输入电压的不同范围。上输入级处理的电压范围（接近上电源轨Vcc）可视为第一范围，下输入级处理的电压范围（接近下电源轨GND）可视为第二范围。这两个范围共同覆盖了输入电压的整个工作区间（从Vdsat到Vcc-Vdsat）。因此，本领域技术人员能够毫无疑义地得出，该比较器包含配置成接收具有第一范围和第二范围的输入电压的输入节点。 |
| **技术特征B**：电压受限的输出节点 <br> **《直接公开》** | 第[0030]段： “The collector of transistor Q1U is coupled to the source of a first output-folding, relatively high voltage device, shown as a (P-channel) DMOS transistor M10U, the drain of which is coupled to a first (+) output node OUTU+, while the collector of transistor Q2U is coupled to the source of a second output-folding, relatively high voltage device, shown as a (P-channel) DMOS transistor M9U, the drain of which is coupled to a second (−) output node OUTU−.” 译文： “晶体管Q1U的集电极耦合至第一输出折叠相对高电压器件（示为(P沟道)DMOS晶体管M10U）的源极，其漏极耦合至第一(+)输出节点OUTU+，而晶体管Q2U的集电极耦合至第二输出折叠相对高电压器件（示为(P沟道)DMOS晶体管M9U）的源极，其漏极耦合至第二(-)输出节点OUTU-。” | 对比文件明确公开了输出节点（如OUTU+、OUTU-）。这些节点通过高电压DMOS晶体管（输出折叠器件）与内部低电压差分放大器的集电极连接。这种配置的目的是保护内部低电压器件，使其两端的电压差不会超过其安全工作范围，从而实现了对输出节点处电压的“限制”，使其与内部低电压电路的工作电压相兼容。因此，该输出节点是“电压受限的”。 |
| **技术特征C**：第一半导体器件，配置成在所述输入节点处的输入电压落在所述输入电压范围的所述第一范围内时将所述输入节点与所述电压受限的输出节点耦合 <br> **《隐含公开》** | 第[0041]段： “With the current flow path through level-shift bipolar transistor Q5U and turn-on bias DMOS transistor M7U being connected in cascade... This voltage differential is on the order of one volt above the turn-on threshold of input DMOS transistor M2U, so that DMOS transistor M1U is turned-on, thereby coupling the input voltage at input terminal IN+ to the +input line 111U...” 第[0043]段： “With input DMOS transistors M1U and M2U turned on, the respective voltages at input terminals IN+ and IN− are coupled therethrough and applied to the gates of source-follower DMOS transistors M3U and M5U, and to the bases of bipolar transistors Q3U and Q5U... In response to a difference between these voltage values, the differential amplifier provides a corresponding output drive at output terminals OUTU+ and OUTU−...” 译文： 第[0041]段：“通过电平移位双极晶体管Q5U和导通偏置DMOS晶体管M7U的级联电流路径…该电压差比输入DMOS晶体管M2U的导通阈值高约一伏，因此DMOS晶体管M1U导通，从而将输入端子IN+处的输入电压耦合到+输入线111U…” 第[0043]段：“当输入DMOS晶体管M1U和M2U导通时，输入端子IN+和IN-处的相应电压通过它们被耦合并施加到源极跟随器DMOS晶体管M3U和M5U的栅极，以及双极晶体管Q3U和Q5U的基极…响应于这些电压值之间的差异，差分放大器在输出端子OUTU+和OUTU-提供相应的输出驱动…” | 对比文件公开了输入DMOS晶体管（如M1U、M2U）在输入电压处于其工作范围内时导通，将输入节点（IN+、IN-）耦合至内部检测电路（差分放大器Q1U、Q2U）。差分放大器的输出通过输出折叠DMOS晶体管（M9U、M10U）耦合至电压受限的输出节点（OUTU+、OUTU-）。虽然耦合路径涉及多个器件，并非由单个“第一半导体器件”直接完成，但本领域技术人员可以理解，当输入电压处于上输入级100的工作范围（第一范围）内时，由输入DMOS晶体管、内部放大器和输出折叠晶体管构成的信号通路整体上实现了将输入节点与电压受限的输出节点耦合的功能。因此，该技术特征被对比文件隐含公开。 |
| **技术特征D**：第二半导体器件，配置成在所述输入节点处的所述输入电压落在所述输入电压范围的所述第二范围内时将所述电压受限的输出节点耦合至包括电源电压电平的电源电压源， <br> **《未公开》** | 无相关内容。 | 对比文件描述的是一个差分比较器，其输出节点（OUTU+、OUTU-等）的信号反映的是输入电压之间的差分关系，输出电平由内部放大器电路和后续电流镜/跨导放大级决定。没有公开任何半导体器件在输入电压落在某个特定范围（第二范围）内时，将输出节点直接“耦合至电源电压源”。对比文件中输出节点被拉至电源轨的情况是由放大电路的正常开关动作实现的，而非针对特定输入电压范围的专门耦合动作。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征E**：其中所述输入电压范围大于所述第一或第二半导体器件任一者的工作范围，并且其中所述输入电压范围大于所述电源电压电平 <br> **《直接公开》** | 第[0001]段： “...which employs low voltage devices for performing precision differential measurements on input voltages whose magnitudes may be considerably larger than voltages that can be sustained by such low voltage devices.” 第[0007]段： “The low voltage devices cannot sustain a voltage thereacross that is greater than a relatively small range of variation (e.g., on the order of one to only a few volts). This relatively small range of variation is substantially less than the range of potential variation of the input voltage.” 译文： 第[0001]段：“…其采用低电压器件对输入电压执行精密差分测量，所述输入电压的幅度可能远大于此类低电压器件所能承受的电压。” 第[0007]段：“低电压器件不能承受大于相对较小变化范围（例如，大约一到仅几伏）的电压。该相对较小的变化范围远小于输入电压的潜在变化范围。” | 对比文件明确阐述了其发明要解决的技术问题：使用低电压器件测量高输入电压。其中明确指出，低电压器件的工作范围（能承受的电压范围）较小（例如1到几伏），而输入电压的变化范围（潜在变化范围）远大于此。同时，对比文件的上电源轨Vcc可以是3到28伏或更高（见第[0024]段），输入电压范围可以接近Vcc，因此输入电压范围完全可能大于电源电压电平（例如，输入电压范围的上限接近Vcc，但Vcc是固定的电源电压）。本领域技术人员能够直接且毫无疑义地从对比文件得出，其输入电压范围大于低电压器件的工作范围，并且输入电压范围大于（或至少可等于）电源电压电平（Vcc）。 |
| **技术特征F**：耦合至所述电压受限的输出节点的单端电压检测电路， <br> **《隐含公开》** | 第[0027]段： “The basic architecture of the comparator is that of a folded-cascade differential amplifier circuit formed of relatively low voltage, well matched devices... for performing precision differential voltage measurements...” 第[0043]段： “In response to a difference between these voltage values, the differential amplifier provides a corresponding output drive at output terminals OUTU+ and OUTU−...” 译文： 第[0027]段：“该比较器的基本架构是折叠共源共栅差分放大器电路，由相对低电压、良好匹配的器件构成…用于执行精密差分电压测量…” 第[0043]段：“响应于这些电压值之间的差异，差分放大器在输出端子OUTU+和OUTU-提供相应的输出驱动…” | 对比文件的核心是一个差分放大器电路（由Q1U、Q2U等构成），其功能是检测输入电压（IN+、IN-）之间的差值，并产生相应的输出驱动。虽然目标专利是“单端”检测，而对比文件是“差分”检测，但就“电压检测电路”这一功能本质而言，两者是相同的，都是将输入电压（或电压差）转换为输出信号。对比文件的差分放大器耦合至电压受限的输出节点（通过输出折叠晶体管M9U、M10U）。因此，本领域技术人员可以合理推断，对比文件公开了一个耦合至电压受限输出节点的电压检测电路。考虑到隐含公开判断标准宽松，该特征可以被认为隐含公开。 |
| **技术特征G**：其中所述单端电压检测电路包括迟滞生成电路系统以降低所述比较器电路的噪声灵敏度。 <br> **《未公开》** | 无相关内容。 | 对比文件的说明书中完全没有提及任何形式的迟滞（hysteresis）生成电路或用于降低噪声灵敏度的类似结构。其电路描述聚焦于如何使低电压器件“滑动”以适应高输入电压，并未涉及通过迟滞来提高抗噪性。因此，该技术特征未被公开。 |
| **技术特征H**：其特征在于，所述输入电压范围包括在所述第一范围与所述第二范围之间的第三范围，并且其中在所述输入节点处的所述输入电压落在所述第三范围内时，所述第一和第二半导体器件均不控制所述电压受限的输出节点。 <br> **《未公开》** | 无相关内容。 | 对比文件描述的上、下两个输入级是并行工作的，各自处理输入电压的不同部分（接近Vcc和接近GND）。其工作范围可能存在重叠或间隙，但说明书并未描述存在一个明确的“第三范围”，且在该范围内两个输入级的耦合器件（输入DMOS晶体管）均不工作，从而导致输出节点“不受控制”或“浮置”。目标专利中描述的“浮置”状态是其特定电路（电压限制电路110）在过渡区间的行为，而对比文件的电路架构和工作原理不同，没有公开这种特定行为。因此，该特征未被公开。 |
| **技术特征I**：其特征在于，所述第一和第二半导体器件包括金属氧化物半导体晶体管。 <br> **《直接公开》** | 第[0032]段： “Input voltage-coupling DMOS transistor M1U has its source-drain path coupled to the input terminal IN+...” 第[0041]段： “...so that DMOS transistor M1U is turned-on...” 译文： 第[0032]段：“输入电压耦合DMOS晶体管M1U的源漏路径耦合至输入端子IN+…” 第[0041]段：“…因此DMOS晶体管M1U导通…” | 对比文件中明确且反复使用了DMOS（双扩散金属氧化物半导体）晶体管作为输入耦合器件（例如M1U、M2U）和输出折叠器件（例如M9U、M10U）。DMOS晶体管是金属氧化物半导体（MOS）晶体管的一种特定类型。因此，对比文件直接公开了用于耦合功能的半导体器件包括金属氧化物半导体晶体管。 |
| **技术特征J**：其特征在于，所述第一和第二半导体器件的工作范围的最大电压为约1.8V。 <br> **《未公开》** | 第[0007]段： “The low voltage devices cannot sustain a voltage thereacross that is greater than a relatively small range of variation (e.g., on the order of one to only a few volts).” 译文： “低电压器件不能承受大于相对较小变化范围（例如，大约一到仅几伏）的电压。” | 对比文件仅笼统地说明低电压器件的工作范围在“一到仅几伏”的量级，这是一个范围，而非一个具体的数值。它没有明确指出这些器件（特别是用作耦合功能的DMOS晶体管）的最大工作电压是“约1.8V”。1.8V是目标专利中根据其特定工艺和设计选择的示例值。因此，该具体数值特征未被对比文件公开。 |
| **技术特征K**：其特征在于，所述迟滞生成电路系统包括二极管式连接的晶体管以及开关晶体管。 <br> **《未公开》** | 无相关内容。 | 由于技术特征G（迟滞生成电路系统）本身未被对比文件公开，因此其具体构成特征（包括二极管式连接的晶体管和开关晶体管）自然也未被公开。对比文件电路中不存在被描述为用于生成迟滞的此类结构。 |
| **技术特征L**：其特征在于，所述比较器电路除了漏泄电流之外不消耗静态电流。 <br> **《未公开》** | 第[0030]段： “The commonly connected source of DMOS transistor M10U and collector of transistor Q1U are coupled to a (MOSFET implemented) bias-current source M26U...” 第[0040]段： “The source of the second source-follower DMOS transistor M5U is further connected to a (MOSFET implemented) bias-current source MU of bias current mirror stage 110U...” 译文： 第[0030]段：“DMOS晶体管M10U和晶体管Q1U的集电极的共同连接源极耦合至（MOSFET实现的）偏置电流源M26U…” 第[0040]段：“第二源极跟随器DMOS晶体管M5U的源极进一步连接至偏置电流镜级110U的（MOSFET实现的）偏置电流源MU…” | 对比文件的电路图中包含多个偏置电流源（如M26U, MU, M15U, M16U等），这些电流源为电路中的各级（差分对、源极跟随器等）提供静态工作电流。这表明该比较器电路在正常工作状态下会消耗静态电流，而不仅仅是漏泄电流。目标专利所强调的“不消耗静态电流”是其电路的一个特定优点，在对比文件中并未体现。因此，该技术特征未被公开。 |
<<<A>>><<<B>>><<<E>>><<<I>>>
<<<c>>><<<f>>>