对比文件名称：2001-01-16_US6174737B_发明授权_US06174737B1 Magnetic random access memory and fabricating method thereof
目标专利名称：具有包括磁性隧道结的顶部电极及底部电极的装置的制造与集成 CN102687298B
模型名称：DeepSeek-R1
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A：** 在层间或金属间电介质衬底上沉积隔离层<br>**判断结果：** 未公开 | 参见附图1及对应描述，在P型硅衬底11上形成隔离区域14a和14b用于器件隔离。 | 目标专利中的“隔离层”704（见说明书[0035]段及图7A）是沉积在层间/金属间电介质衬底702上，用于将底部电极层710与衬底702电隔离。对比文件中的隔离区域14a、14b是在硅衬底11中形成的，用于隔离晶体管等有源器件（例如12a, 12b），其作用与目标专利中用于电极隔离的“隔离层”不同。因此，对比文件未公开该技术特征。 |
| **技术特征B：** 在所述隔离层和第一接触件上沉积第一电极层，所述第一接触件嵌入于所述层间或金属间电介质衬底中，并且延伸穿过所述隔离层<br>**判断结果：**《直接公开》 | 参见图5及对应描述：“a conductor layer 34 is deposited over dielectric layer 33 and metal conductors 37 and 38”。结合图4和图5，导体层34沉积在介电层33上，并通过窗口35、36与下层金属导体37、38连接。金属导体37、38通过插塞导体19a、19b与晶体管12a、12b的源极金属层16a、16b连接（见图1），这些结构均形成在衬底上的介电材料中。 | 对比文件中的导体层34起到了连接下方电路（如晶体管）和上方磁性存储元件（43、44）的作用，这与目标专利中第一电极层（底部电极）的功能相同。该导体层34沉积在介电层33（相当于层间电介质）上，并且通过金属导体37、38（相当于第一接触件）与下层电路电连接。金属导体37、38嵌入在介电层中并延伸以接触导体层34。因此，本领域技术人员能够毫无疑义地确定对比文件公开了该技术特征。 |
| **技术特征C：** 在所述第一电极层上与所述第一接触件偏移制造磁性装置<br>**判断结果：**《隐含公开》 | 参见图6和图7：磁性存储元件层40-42沉积在导体层34的表面39上，并被图案化成独立的磁性存储元件43、44。从图5和图7的布局可以看出，磁性存储元件43位于导体层34之上，而导体层34通过金属导体37、38与下方的插塞导体19a、19b连接。由于元件43、44是分立形成的，其位置必然与下方的具体接触点（如金属导体37、38）在平面投影上存在偏移，而非完全重叠对准。 | 对比文件公开了在作为第一电极的导体层34上制造磁性存储元件（40-42，后图案化为43、44）。虽然说明书文字未明确描述“偏移”，但从图5和图7的制造流程和器件结构图可以明确看出，磁性存储元件（43、44）是制作在连续的导体层34之上，然后通过图案化导体层34形成独立的导体线45、46，这些导体线将磁性元件连接到下方的接触点。磁性元件本身与下方具体的接触点（金属导体37、38）在制造时是分离的，本领域技术人员可以理解，为了实现阵列中不同单元的独立寻址，磁性元件与为其提供电连接的特定接触点（或其正上方的对应位置）在制造布局上必然是偏移的，否则无法形成有效的互连阵列。因此，该特征被隐含公开。 |
| **技术特征D：** 在制造所述磁性装置之后图案化所述第一电极层<br>**判断结果：**《直接公开》 | 参见说明书第5页第2段及图6、图7：“Layers 40-42 are patterned and etched down to conductor layer 34 so that, as shown in FIG. 7, magnetic memory elements 43 and 44 are formed on conductor layer 34. Furthermore, a mask pattern is formed on conductor layer 34 and etched down to dielectric layer 33 to make conductor lines 45 and 46”。 | 对比文件明确描述了先沉积磁性存储元件层（40-42），然后图案化这些层以形成磁性装置（43、44）。在此之后，再使用另一个掩模图案化其下方的导体层34，以形成连接到磁性装置的导体线45、46。导体层34在制造磁性装置（43、44）之后被图案化，这完全对应于目标专利的“在制造所述磁性装置之后图案化所述第一电极层”。两者作用相同，均是形成独立的底部电极/导线。因此，该技术特征被直接公开。 |
| **技术特征E：** 在经图案化的第一电极层上沉积顶盖层，所述顶盖层围绕所述经图案化的第一电极层的至少一个边缘延伸且直接接触所述隔离层<br>**判断结果：** 未公开 | 对比文件中没有描述在图案化后的导体线（45，46）或底部电极上沉积一个“顶盖层”，该层围绕电极边缘并向下延伸接触下层的隔离介质。对比文件在图案化导体层34后，直接沉积了介电层51（见图8）。 | 目标专利中的“顶盖层”（如第一顶盖层734、第二顶盖层740）用于在图案化底部电极后保护MTJ侧壁和/或作为蚀刻停止层（见说明书[0036]-[0039]段）。对比文件没有公开在图案化第一电极层（导体线45、46）后沉积这样一个围绕其边缘并接触下层隔离层（如层33）的特定顶盖层。虽然对比文件有蚀刻停止层21、54等，但它们的作用和设置位置与目标专利的顶盖层不同。因此，该特征未被公开。 |
| **技术特征F：** 将第一电介质层沉积于所述磁性装置及所述第一电极层上<br>**判断结果：**《直接公开》 | 参见图8及对应描述：“after the etching ... has been completed in order to form magnetic memory elements 43 and 44 as shown in FIG. 7, dielectric layer 51 is deposited overlying magnetic memory elements 43 and 44.” | 对比文件明确描述了在形成磁性存储元件（43，44）以及图案化其下方的第一电极层（导体线45，46）之后，将介电层51沉积覆盖在磁性装置和第一电极层上。这与目标专利中沉积第一电介质层（中间金属间电介质层742）的步骤和作用（填充间隙，进行平坦化准备）完全相同。因此，该技术特征被直接公开。 |
| **技术特征G：** 在沉积所述第一电介质层之后沉积第二电极层<br>**判断结果：**《隐含公开》 | 参见图8-图11及对应描述：在沉积介电层51并完成平坦化等步骤后，形成了与磁性元件顶部电连接的导电结构，例如图9中的导电层57和填充的位线48、49，或图11中直接接触磁性元件43的层67和位线59。这些导电结构（57/48/49, 67/59）构成了与磁性元件连接的上部电极/导线。 | 对比文件在沉积第一电介质层（51）并进行图案化（形成接触孔或凹槽）后，沉积了导电材料（如层57、Cu填充物，或层67、Cu填充物）以形成与磁性元件电连接的上部导体（位线）。这些上部导体在功能上等同于目标专利中的“第二电极层”（顶部电极层750）。虽然对比文件可能将顶部电极和上层的互连线（位线）在一步或多步中形成，而非先沉积一个完整的第二电极层再图案化，但本领域技术人员能够理解，为了实现与磁性装置的电连接，必须在第一电介质层之上形成导电的第二电极结构。因此，该特征被隐含公开。 |
| **技术特征H：** 及在沉积所述第二电极层之后图案化所述第二电极层。<br>**判断结果：**《隐含公开》 | 参见图9、图11等实施例：上部电极/导体（如位线48、59）是通过在介电层中图案化沟槽/凹槽，然后填充导电材料形成的。例如，图9中先蚀刻介电层55形成沟槽，然后沉积导电层57和填充金属形成位线48；图11中蚀刻介电层61形成沟槽并进一步蚀刻凹槽64，然后沉积层67并填充金属形成位线59。这个过程包含了“图案化”步骤以定义第二电极（位线）的形状和位置。 | 对比文件没有明确描述先沉积一个连续的“第二电极层”然后再图案化的独立步骤。但其形成顶部电极/位线的工艺（例如，先图案化介电层形成沟槽/开口，再沉积导电材料）在功能上实现了“图案化所述第二电极层”的结果，即形成了具有特定图案的顶部电极结构（位线）。对于本领域技术人员而言，通过沉积和图案化（无论是先沉积后蚀刻，还是先图形化介质再填充）来形成特定形状的电极是常规技术手段。因此，可以合理地推断对比文件隐含了在形成顶部电极结构时需要进行图案化。 |
| **技术特征I：** 其中所述磁性装置包含磁性隧道结。<br>**判断结果：**《直接公开》 | 参见说明书第3页第1段：“The magnetic memory element has a structure which includes ferromagnetic layers separated by a non-magnetic layer.” 以及图6和对应描述：层40-42分别为底部磁性层、非磁性层和顶部磁性层，构成磁性隧道结（MTJ）。 | 对比文件明确公开了其磁性存储元件由被非磁性层分开的两个铁磁层组成，其电阻随磁化方向变化，这明确是磁性隧道结（MTJ）结构。因此，该技术特征被直接公开。 |
| **技术特征J：** 其进一步包含将所述磁性隧道结集成到磁性随机存取存储器中。<br>**判断结果：**《直接公开》 | 参见标题、摘要及全文：该对比文件的名称为“磁性随机存取存储器及其制造方法”，全文描述的都是如何将磁性隧道结（磁性存储元件）与CMOS控制电路等集成以制造MRAM器件。 | 对比文件的整个发明主题就是制造磁性随机存取存储器（MRAM），其描述的磁性隧道结正是作为MRAM的存储单元。因此，将磁性隧道结集成到MRAM中是该对比文件的根本目的和内容，被直接公开。 |
| **技术特征K：** 其进一步包含在沉积所述第二电极层之前平坦化所述第一电介质层。<br>**判断结果：**《隐含公开》 | 参见图8及对应描述：“dielectric layer 51 is deposited overlying magnetic memory elements 43 and 44. Then, dielectric layer 51 on magnetic memory elements 43 and 44 is etched to define holes...” 以及图10实施例：“a dielectric layer 51 is deposited overlying magnetic memory elements 43 and 44 and the top surface of the dielectric layer 51 is polished.” | 对比文件在沉积第一电介质层（51）后，为了进行后续的图案化（开接触孔）或沉积其他层，必然需要使表面平整。图10实施例明确提到了对介电层51的顶部表面进行抛光（polished），这是平坦化的一种方式。图8实施例虽未明确写明“平坦化”，但为了在介电层51上精确图案化接触孔以暴露磁性元件，本领域技术人员通常会进行平坦化处理（如CMP）以确保工艺均匀性和可靠性。因此，可以合理推断在沉积第二电极结构（如导电层57、位线金属）之前，存在对第一电介质层进行平坦化的步骤。该特征被隐含公开。 |
| **技术特征L：** 其中沉积顶盖层包含：在制造所述磁性装置之后将第一顶盖层沉积于所述磁性装置上。<br>**判断结果：** 未公开 | 对比文件在制造磁性装置（43，44）后，直接沉积了介电层51（见图8），没有描述在磁性装置上先沉积一个保护性的“第一顶盖层”。 | 目标专利中明确描述了在制造MTJ（磁性装置）后，沉积第一顶盖层734以进行保护（见说明书[0036]段）。对比文件的工艺流程中没有这一步骤。因此，该特征未被公开。 |
| **技术特征M：** 其中沉积顶盖层进一步包含：在沉积所述第一顶盖层之后蚀刻所述第一顶盖层以暴露所述磁性装置的表面<br>**判断结果：** 未公开 | 对比文件中没有描述“第一顶盖层”及其蚀刻步骤。 | 由于对比文件未公开技术特征L（沉积第一顶盖层），因此与此相关的蚀刻步骤自然也未被公开。 |
| **技术特征N：** 及在蚀刻所述第一顶盖层之后且在沉积所述第一电介质层之前，沉积第二顶盖层。<br>**判断结果：** 未公开 | 对比文件中没有描述“第一顶盖层”和“第二顶盖层”的沉积序列。 | 由于对比文件未公开技术特征L和M，因此与此相关的沉积第二顶盖层的步骤也未被公开。 |
| **技术特征O：** 其进一步包含：在图案化所述第二电极层之后沉积第二电介质层<br>**判断结果：**《隐含公开》 | 参见图9、图11等：在形成顶部电极/位线（48，49；59，62）结构之后，为了进行后续的金属化层或钝化，通常会沉积额外的介电层。例如，在图9形成位线48、49和坡莫合金层58后，理论上如果需要继续构建多层互连，必然会沉积新的介电层。虽然对比文件附图未明确画出后续的“第二电介质层”，但对于本领域技术人员而言，在完成某一金属层（此处为位线，也作为顶部电极）的图案化后，沉积一层间介电层以进行绝缘和后续工艺是半导体制造中的标准流程。 | 在MRAM制造中，形成位线（作为顶部电极）后，通常需要沉积额外的介电层以实现器件隔离、钝化或为更多互连层做准备。虽然对比文件实施例可能止步于图示的位线层，但本领域技术人员基于常识可以毫无困难地推断，在图案化第二电极层（位线）之后，可以且通常需要沉积第二电介质层。因此，该特征被隐含公开。 |
| **技术特征P：** 及平坦化所述第二电介质层。<br>**判断结果：**《隐含公开》 | 同上，在沉积第二电介质层后，为了进行后续的工艺步骤（如光刻、沉积），通常需要对其进行平坦化（如CMP）。对比文件在前述步骤中多次提及使用CMP进行平坦化（例如，对表面28、表面39的抛光）。 | 平坦化工序是半导体多层互连制造中的常规步骤，用于确保表面平整度。对比文件本身强调了平坦化的重要性（如制造平坦表面28、39）。因此，本领域技术人员在沉积第二电介质层后，有充分的动机并能够毫无困难地实施平坦化步骤。该特征被隐含公开。 |
| **技术特征Q：** 其进一步包含：在沉积所述第二电介质层之后图案化到所述第二电极层的电路径<br>**判断结果：**《隐含公开》 | 对比文件中，图案化到第二电极层（位线）的电路径（例如，用于连接位线到其他电路或用于测试的接触）是可能的后续步骤。虽然对比文件附图未展示该具体步骤，但在集成电路制造中，为电极/互连线制作接触孔或通孔是常规操作。 | 目标专利中“图案化到所述第二电极层的电路径”可以理解为制作接触孔或通孔以电接触第二电极层。在对比文件描述的MRAM制造流程中，位线（第二电极）形成后，若需将其连接到更上层的金属或外部电路，本领域技术人员必然会进行图案化以形成这样的电路径。因此，该特征被隐含公开。 |
| **技术特征R：** 及用导电材料填充所述电路径。<br>**判断结果：**《隐含公开》 | 同上，在图案化出电路径（如接触孔、通孔）后，用导电材料（如W、Cu等）填充是半导体工艺中的标准步骤。对比文件中在形成其他接触结构（如窗口35、36）时也使用了金属填充。 | 用导电材料填充图案化出的电路径是完成电连接的必然步骤。本领域技术人员根据对比文件公开的工艺和公知常识，能够毫无困难地实施这一步骤。因此，该特征被隐含公开。 |
| **技术特征S：** 其中图案化所述电路径包含图案化沟槽。<br>**判断结果：**《直接公开》 | 参见图9及对应描述：“a mask is patterned on dielectric layer 55 to form trenches for bit lines 48 and 49.” 以及图11：“dielectric layer 61 is etched ... so that trenches are formed for bit lines 59 and 62.” | 对比文件明确公开了通过图案化介电层以形成沟槽（trenches）的方式来形成位线（即顶部电极/电路径）。因此，“图案化沟槽”这一具体方式被直接公开。 |
| **技术特征T：** 其中图案化所述电路径进一步包含图案化通孔。<br>**判断结果：**《隐含公开》 | 参见图8：在沉积介电层51后，蚀刻定义了到达磁性元件43、44的孔（holes），以形成导电线路52、53。这实质上是通孔（via）结构。虽然此通孔是连接到磁性元件（相当于第一电极上方的装置），而非直接连接到第二电极层（位线），但其工艺概念相同。 | 图案化通孔是半导体工艺中形成垂直互连的常规手段。对比文件已经展示了图案化通孔（holes）以连接不同层导体的技术。虽然图示的通孔并非直接连接到“第二电极层”（位线），但本领域技术人员基于对比文件公开的图案化通孔技术，能够很容易地将其应用于制作连接到第二电极层的通孔。因此，该特征被隐含公开。 |
| **技术特征U：** 其进一步包含在填充所述电路径之后沉积顶部顶盖层。<br>**判断结果：** 未公开 | 对比文件没有描述在填充电路径（如位线沟槽）之后沉积一个“顶部顶盖层”。图9、图11中在形成位线后，有沉积坡莫合金层58、68在顶部，但该层是作为磁屏蔽/聚焦层，其材料（坡莫合金）和功能（磁学功能）与目标专利中作为钝化或蚀刻停止层的“顶部顶盖层”不同。 | 目标专利的“顶部顶盖层”用于保护下层结构，其作用类似于钝化层或蚀刻停止层（参见说明书[0046]段提及的“顶盖膜”）。对比文件中的坡莫合金层（58, 68, 100）是用于磁场屏蔽和聚焦，属于磁功能层，而非通用的钝化/保护顶盖层。因此，该特征未被公开。 |
| **技术特征V：** 其中同一掩模产生用于图案化所述第二电极层且图案化所述第一电极层的图案。<br>**判断结果：** 未公开 | 对比文件中，图案化第一电极层（导体层34形成导体线45、46）和图案化第二电极结构（位线48、49等）使用的是不同的掩模和工艺步骤。例如，导体线45、46的图案化是在形成磁性元件43、44之后（见图7描述），而位线的图案化是在沉积和图案化了多层介电层之后（见图8、9描述）。 | 目标专利明确提出了可以使用同一掩模来图案化顶部和底部电极，以节省掩模成本并确保对准（见说明书[0029], [0043]段）。对比文件没有描述或暗示使用同一掩模来图案化这两层电极。因此，该特征未被公开。 |
| **技术特征W：** 其中沉积顶盖层包含：在制造所述磁性装置之后且在沉积所述第一电介质层之前清洁所述磁性装置<br>**判断结果：** 未公开 | 对比文件没有描述在制造磁性装置（43，44）之后、沉积第一电介质层（51）之前，对磁性装置进行专门的清洁步骤。 | 目标专利强调了在沉积顶盖层或电介质层之前进行清洁（如溅射清洁）以去除污染物或氧化物（见说明书[0036], [0041]段）。对比文件的工艺流程中未提及这一清洁步骤。因此，该特征未被公开。 |
| **技术特征X：** 及在清洁所述磁性装置之后将第一顶盖层沉积于所述磁性装置上。<br>**判断结果：** 未公开 | 对比文件没有描述“清洁磁性装置”和“沉积第一顶盖层”的步骤组合。 | 由于对比文件未公开技术特征W（清洁步骤），且也未公开在磁性装置上沉积“第一顶盖层”（技术特征L），因此该组合特征也未被公开。 |
| **技术特征Y：** 其进一步包含将所述磁性装置集成于以下各者中的至少一者中：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元及计算机。<br>**判断结果：** 未公开 | 对比文件全文仅描述了MRAM器件的制造及其在存储器中的应用，未提及将包含该磁性隧道结的装置集成到任何具体的终端电子设备中，如机顶盒、音乐播放器等。 | 目标专利权利要求Y限定了将磁性装置集成到一系列具体的消费电子或通信设备中。对比文件没有公开或暗示任何此类具体应用。因此，该特征未被公开。 |
<<<B>>><<<D>>><<<F>>><<<I>>><<<J>>><<<S>>>
<<<c>>><<<g>>><<<h>>><<<k>>><<<o>>><<<p>>><<<q>>><<<r>>><<<t>>>