对比文件名称：2009-03-11_EP2034416A_发明公开_EP2034416A1 MULTIPROCESSOR SYSTEM AND PORTABLE TERMINAL USING THE SAME
目标专利名称：402在多处理器系统中将可执行软件图像从主要处理器直接分散加载到一个或一个以上次要处理器CN102812453B
模型名称：专利创造性评估模型
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：次要处理器，其包括：系统存储器，用于接收可执行软件图像的图像标头和至少一个数据片段的硬件缓冲器，所述图像标头和每个数据片段是分别接收的。 | 对比文件说明书第[0030]段：“The system further includes a RAM_B 105 attached to the processor B 104.” 第[0032]段：“The RAM_B 105 is used as an area where a program for the processor B 104 is expanded and is also used as a working memory of the processor B 104.” 第[0030]段：“The system includes an interprocessor interface circuit 107 as an interface between the processor A 101 and the processor B 104, and a memory write control circuit 106 for writing a program, which is transferred from the processor A through the interprocessor interface circuit under control of the processor A, to the RAM_B 105.” | **未公开**。对比文件公开了次要处理器（处理器B 104）具有系统存储器（RAM_B 105）。对比文件也公开了数据（程序）通过处理器间接口电路（107）从处理器A传输，并由内存写入控制电路（106）写入RAM_B 105。然而，目标专利的“硬件缓冲器”特指用于分别接收图像标头和数据片段的部件，其作用是作为数据到达后的暂存点，以便后续的分散加载控制器处理。对比文件中的“内存写入控制电路106”更类似于一个DMA控制器，其作用是在处理器A的控制下将数据写入RAM_B，并未明确公开一个由次要处理器控制的、用于分别接收标头和数据片段的专用“硬件缓冲器”。更重要的是，对比文件的标头（header）信息是由处理器A（主要处理器）从ROM中读取并用于判断（见[0041]-[0042]段），而不是由处理器B的硬件缓冲器“分别接收”的。因此，该技术特征未被直接或隐含公开。 |
| **技术特征B**：以及分散加载程序控制器，其配置以：加载所述图像标头 | 对比文件说明书第[0030]段：“...a memory write control circuit 106 for writing a program...to the RAM_B 105.” 第[0033]段：“Upon startup, transferred data (a code of boot loader) from the processor A 101 is transferred to the memory write control circuit 106 in accordance with signal control of the processor A 101. The memory write control circuit 106 writes the transferred data to the RAM_B 105.” | **未公开**。目标专利的“分散加载程序控制器”是一个硬件控制器，其功能之一是“加载所述图像标头”。对比文件中的“内存写入控制电路106”具有将数据（可能包含引导加载程序代码，其中可能包含类似标头的信息）写入RAM_B的功能。但是，目标专利的“加载图像标头”是分散加载过程的第一步，目的是为了获取后续数据片段的位置信息。在对比文件中，引导加载程序（boot loader）的代码被整体传输并写入RAM_B，然后由处理器B执行。该引导加载程序可能包含或处理标头信息，但“内存写入控制电路106”本身并不执行“加载图像标头”这一解析或处理动作，它只是执行写入操作。控制器的作用不同。因此，该技术特征未被直接或隐含公开。 |
| **技术特征C**：，至少部分地基于所加载的图像标头来将所接收的每个数据片段直接地从所述硬件缓冲器分散加载到所述系统存储器 | 对比文件说明书第[0033]段：“The reception of program for the processor B 104 transferred from the processor A 101 and expansion processing of the same into the RAM_B 105 hereafter are performed based on the boot loader.” 第[0043]段：“...the processor B 104 performs validity check...of the program expanded in the RAM_B 105...” | **未公开**。这是目标专利的核心发明点“直接分散加载”。目标专利中，次要处理器的分散加载控制器基于图像标头，将每个数据片段直接从硬件缓冲器放置到系统存储器的不同（可能非连续）地址。对比文件中，程序（可能是分段的）从处理器A传输到处理器B的RAM_B 105。然而，这个过程是由处理器A控制的序列传输（见[0040]-[0042]段），传输的单位是“divided code”（分代码）。虽然分代码可能对应不同功能，但对比文件没有揭示处理器B具有一个能解析标头、并直接控制数据从某个缓冲器“分散”放置到多个非连续地址的硬件控制器。数据的“扩展（expansion）”处理是基于已写入RAM_B的引导加载程序（boot loader）进行的（见[0033]段），这可能涉及解压缩/解码，但并非目标专利所述的基于标头信息的“直接分散加载”。作用不同。因此，该技术特征未被直接或隐含公开。 |
| **技术特征D**《直接公开》：主要处理器，其与存储器耦合，所述存储器存储用于所述次要处理器的所述可执行软件图像 | 对比文件说明书第[0030]段：“...the processor A 101, a ROM (a read-only memory) 102...The program for the processor A 101 and the program for the processor B 104 are both stored in the ROM 102.” | **直接公开**。对比文件明确公开了主要处理器（处理器A 101）与存储器（ROM 102）耦合，且该存储器存储了用于次要处理器（处理器B 104）的程序（可执行软件图像）。这与目标专利中技术特征D的作用完全相同。 |
| **技术特征E**《直接公开》：接口，其以通信方式耦合所述主要处理器和所述次要处理器，所述可执行软件图像由所述次要处理器经由所述接口接收。 | 对比文件说明书第[0030]段：“The system includes an interprocessor interface circuit 107 as an interface between the processor A 101 and the processor B 104...” 第[0033]段：“...transferred data ... from the processor A 101 is transferred to the memory write control circuit 106... in accordance with signal control of the processor A 101.” | **直接公开**。对比文件明确公开了处理器间接口电路（interprocessor interface circuit 107）作为处理器A和处理器B之间的接口。程序数据（可执行软件图像）从处理器A通过该接口传输，最终由处理器B接收（写入其关联的RAM_B）。这与目标专利中技术特征E的作用相同。 |
| **技术特征F**《隐含公开》：其中所述分散加载程序控制器经配置以将所述可执行软件图像从所述硬件缓冲器直接加载到所述次要处理器的所述系统存储器，而不在所述次要处理器上的系统存储器位置之间拷贝数据。 | 对比文件说明书第[0030]段：“...a memory write control circuit 106 for writing a program, which is transferred from the processor A ... to the RAM_B 105.” 第[0033]段：“The memory write control circuit 106 writes the transferred data to the RAM_B 105.” | **隐含公开**。目标专利该特征强调避免在系统存储器内部进行额外拷贝。对比文件中，内存写入控制电路106将来自处理器A的数据直接写入RAM_B 105。虽然未明确说明“不在系统存储器位置之间拷贝数据”，但根据其描述，数据从接口电路经由控制电路写入RAM_B，这是一个直接的写入过程。本领域技术人员可以合理推断，在该过程中，数据被直接放置到目标存储位置，而没有在RAM_B内部的不同区域之间进行额外的拷贝操作。因此，该技术特征被对比文件隐含公开。 |
| **技术特征G**《直接公开》：其中所述可执行软件图像的原始图像数据由所述次要处理器经由所述接口接收。 | 对比文件说明书第[0030]、[0033]段（同上）。第[0034]段：“The program for the processor B 104 may be transferred from the processor A 101 in a form of being compressed and encoded.” | **直接公开**。对比文件明确公开了用于处理器B的程序（即可执行软件图像）从处理器A通过接口（107）传输给处理器B（最终写入RAM_B）。即使程序可能以压缩/编码形式传输（见[0034]段），但传输的仍然是程序代码本身，即“原始图像数据”（可能经过压缩编码，但本质仍是图像数据）。这与目标专利中技术特征G的作用相同，即次要处理器经由接口接收图像数据。 |
| **技术特征H**：其中所述次要处理器经配置以处理所述图像标头以确定所述系统存储器内的至少一个位置以存储所述至少一个数据片段。 | 对比文件说明书第[0041]-[0042]段：“In the sequence shown in Fig. 4, for transferring the divided codes, the processor A 101 accesses the program for the processor B 104 stored in the ROM 102 and then judges for each divided code as to whether or not it needs to be transferred to the processor B 104. Prior to that, the processor A 101 judges if starting up with the normal mode has been instructed or starting up with the special mode has been instructed.” 第[0035]段：“Each header stores size information of the corresponding divided portion and information indicating whether or not the divided portion needs to be transferred for each startup mode.” | **未公开**。目标专利中，处理图像标头以确定数据在系统存储器中的存储位置是次要处理器的功能。对比文件中，标头（header）存储在ROM中，其信息（如大小、是否需传输）是由**主要处理器（处理器A）** 读取并处理的，用于判断哪些分代码需要传输（见[0041]-[0042]段）。对比文件没有公开次要处理器（处理器B）处理标头以确定数据在RAM_B中的具体存储位置（例如地址）。RAM_B中的存储位置似乎是由传输和写入过程本身决定的，而非由处理器B基于标头动态确定。因此，该技术特征未被公开。 |
| **技术特征I**：其中所述次要处理器经配置以在接收所述至少一个数据片段之前基于所述所接收到的图像标头来确定所述系统存储器内的所述至少一个位置以存储所述至少一个数据片段。 | 对比文件说明书第[0041]-[0042]段（同上）。 | **未公开**。该特征与技术特征H紧密相关，强调了“在接收数据片段之前”基于标头确定位置。如上所述，对比文件中，标头信息是由处理器A在处理传输序列时使用的，而不是由处理器B在接收数据前用于确定其在自身系统存储器中的位置。因此，该技术特征同样未被公开。 |
| **技术特征J**《隐含公开》：其中所述次要处理器进一步包括存储引导加载程序的非易失性存储器，所述引导加载程序起始用于所述次要处理器的所述可执行软件图像的传送。 | 对比文件说明书第[0033]段：“Upon startup, transferred data (a code of boot loader) from the processor A 101...” 第[0034]段：“After the transfer of the code of the boot loader has been completed, the processor B 104 starts executing the boot loader written in the RAM_B 105...” 第[0037]段：“...the boot loader for the processor B 104 is stored within the ROM 102 separately.” | **隐含公开**。目标专利该特征表明次要处理器具有存储引导加载程序的非易失性存储器，且该引导加载程序起始图像传送。对比文件中，引导加载程序（boot loader）存储在ROM 102中（非易失性存储器），虽然ROM 102耦合到处理器A，但它存储了用于处理器B的引导加载程序。在启动时，该引导加载程序代码被传输到处理器B的RAM_B并执行，且后续的程序传输是基于该引导加载程序进行的（见[0033]段）。本领域技术人员可以合理推断，该引导加载程序的存储和被执行，实质上“起始”了用于处理器B的可执行软件图像的传送过程。因此，该技术特征被对比文件隐含公开。 |
| **技术特征K**：其中所述主要和次要处理器位于不同芯片上。 | 对比文件未明确说明处理器A和处理器B是否位于不同芯片上。说明书通篇描述为“multiprocessor system”，并未限定其物理封装形式。 | **未公开**。对比文件没有提供任何信息表明处理器A和处理器B位于不同的芯片（chip）上。它们可能被集成在同一芯片（SoC）上，也可能分属不同芯片。该特征未被公开。 |
| **技术特征L**《隐含公开》：其中所述可执行软件图像的所述部分被加载到所述次要处理器的所述系统存储器中，而不将整个可执行软件图像存储在所述硬件缓冲器中。 | 对比文件说明书第[0040]-[0042]段描述了根据启动模式选择性地传输部分“divided codes”（分代码）。例如，特殊模式下可能只传输分代码1和2（见[0040]段）。 | **隐含公开**。目标专利该特征强调不是整个图像都存储在硬件缓冲器中。对比文件公开了根据启动模式，只传输程序（图像）的必要部分（例如某些分代码）到处理器B的RAM中（见[0040]-[0042]段）。虽然对比文件未明确提及“硬件缓冲器”，但本领域技术人员可以合理推断，在这种分段、选择性传输的过程中，被传输和加载到系统存储器（RAM_B）的只是图像的一部分，而非整个图像同时存在于某个缓冲装置中。这隐含了“不将整个可执行软件图像存储在硬件缓冲器中”的技术手段。因此，该技术特征被隐含公开。 |
| **技术特征M**《直接公开》：其被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元和固定位置数据单元中的至少一者中。 | 对比文件说明书标题：“MULTIPROCESSOR SYSTEM AND PORTABLE TERMINAL USING THE SAME”。 第[0048]段：“If such a multiprocessor system is applied to a portable telephone...” 第[0055]段及图9：“Next, a portable telephone to which the multiprocessor system according to the present invention is applied will be explained.” | **直接公开**。对比文件的标题和具体实施方式部分明确公开了该多处理器系统应用于便携终端（portable terminal），特别是便携电话（portable telephone，即移动电话）。这直接落入目标专利技术特征M所列举的“移动电话”等设备范围内。作用相同，都是说明系统的应用场景。 |
<<<D>>><<<E>>><<<G>>><<<M>>><<<f>>><<<j>>><<<l>>>