对比文件的名称：2009-08-13_US2009204751A_发明申请_US20090204751A1 MULTIPROCESSOR SYSTEM AND PORTABLE TERMINAL USING THE SAME
目标专利的名称：在多处理器系统中将可执行软件图像从主要处理器直接分散加载到一个或一个以上次要处理器CN102812453B
本次调用的模型名称：DeepSeek-R1
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：其包括：次要处理器，其包括：系统存储器，用于接收可执行软件图像的图像标头和至少一个数据片段的硬件缓冲器，所述图像标头和每个数据片段是分别接收的。 | 说明书第[0030]段：“The RAM_B 105 is used as an area where a program for the processor B 104 is expanded and is also used as a working memory of the processor B 104.”<br>第[0033]段：“The interprocessor interface circuit 107 is for performing data communication between the processors 101 and 104. Upon startup, transferred data (a code of boot loader) from the processor A 101 is transferred to the memory write control circuit 106 in accordance with signal control of the processor A 101. The memory write control circuit 106 writes the transferred data to the RAM_B 105.”<br>第[0034]段：“While the data is transferred, the processor B 104 is maintained in a reset state… After the transfer of the code of the boot loader has been completed, the processor B 104 starts executing the boot loader written in the RAM_B 105… The reception of program for the processor B 104 transferred from the processor A 101 and expansion processing of the same into the RAM_B 105 hereafter are performed based on the boot loader.”<br>第[0040]段：“…the processor A 101 transfers to the processor B 104 only the necessary portion of the program for the startup in accordance with either one of the normal mode startup or special mode startup…” | **未被公开**（既非直接公开也非隐含公开）。<br>**论述**：目标专利的技术特征A定义了次要处理器具有“系统存储器”和“硬件缓冲器”。其中，“硬件缓冲器”专门用于“分别接收”图像标头和数据片段，这是实现后续“直接分散加载”的关键硬件结构。根据目标专利说明书第[0026]段、[0048]段及图3，硬件缓冲器（如硬件输送机构309）与分散加载程序控制器（304）协同工作，以实现“零拷贝”的直接加载。<br>对比文件公开了次要处理器（处理器B 104）具有RAM_B 105作为其工作存储器（系统存储器）。数据通过处理器间接口电路107和内存写入控制电路106从处理器A传输到RAM_B。然而，对比文件完全没有提及“硬件缓冲器”这一特定组件，更没有描述该缓冲器用于“分别接收”图像标头和数据片段。对比文件中的数据接收和写入过程是由处理器A控制的“内存写入控制电路106”执行的（[0033]段），这是一个服务于传输过程的控制电路，而非次要处理器内部用于暂存并区分标头与数据片段、以供分散加载控制器使用的专用硬件缓冲器。对比文件的数据传输是基于启动模式选择“必要的部分”（[0040]段），而非基于“分别接收标头和片段”的机制。因此，本领域技术人员无法从对比文件毫无疑义地得出或合理推断出技术特征A。 |
| **技术特征B**：以及分散加载程序控制器，其配置以：加载所述图像标头。 | 说明书第[0034]段：“After the transfer of the code of the boot loader has been completed, the processor B 104 starts executing the boot loader written in the RAM_B 105… The reception of program for the processor B 104 transferred from the processor A 101 and expansion processing of the same into the RAM_B 105 hereafter are performed based on the boot loader.”<br>第[0035]段：“The program for the processor B 104 may be transferred… In such a case, decoding processing is performed to the compressed and encoded program within the boot loader before it is expanded into a prescribed program area of the RAM_B 105.” | **未被公开**（既非直接公开也非隐含公开）。<br>**论述**：目标专利的技术特征B定义了“分散加载程序控制器”这一专用硬件控制器，其功能之一是“加载所述图像标头”。根据说明书第[0050]-[0054]段及图3，该控制器（304）是硬件输送机构（309）的一部分，用于在软件（引导加载程序）处理图像标头后，对控制器进行编程，以将后续数据片段直接分散加载到目标地址。这是一个硬件实现的、旨在避免CPU介入和中间拷贝的专用控制器。<br>对比文件描述了处理器B的“引导加载程序”（boot loader）在接收程序后进行“扩展处理”（expansion processing）和解码处理（[0034], [0035]段）。这里的“引导加载程序”是在处理器B上运行的软件，它负责接收和处理数据。对比文件完全没有提及任何名为“分散加载程序控制器”的硬件控制器，其功能（如加载标头）是由软件（引导加载程序）实现的。本领域技术人员无法从对比文件中关于软件引导加载程序的描述，毫无疑义地得出或合理推断出存在一个如目标专利所定义的、配置为加载图像标头的专用硬件“分散加载程序控制器”。两者的技术手段和作用本质不同。 |
| **技术特征C**：，至少部分地基于所加载的图像标头来将所接收的每个数据片段直接地从所述硬件缓冲器分散加载到所述系统存储器。 | 说明书第[0033]段：“The memory write control circuit 106 writes the transferred data to the RAM_B 105.”<br>第[0034]段：“The reception of program for the processor B 104… and expansion processing of the same into the RAM_B 105 hereafter are performed based on the boot loader.”<br>第[0035]段：“…decoding processing is performed… within the boot loader before it is expanded into a prescribed program area of the RAM_B 105.” | **未被公开**（既非直接公开也非隐含公开）。<br>**论述**：目标专利的技术特征C是核心，其定义了“直接分散加载”过程：基于图像标头，将每个数据片段“直接从硬件缓冲器”加载到系统存储器的不同目标位置。这避免了中间缓冲和CPU拷贝（参见说明书第[0046]-[0048]段）。图像标头包含了每个片段在目标存储器中的地址和大小信息（第[0050]段）。<br>对比文件描述了将数据传输到RAM_B 105，并由引导加载程序进行“扩展处理”（expansion processing）。然而，这个过程并非“基于所加载的图像标头”。对比文件中的标头（header）存储的是“size information”和“information indicating whether or not the divided portion needs to be transferred for each startup mode”（[0012], [0036]段），其作用是根据启动模式选择需要传输的程序部分，由处理器A进行判断（[0040]段），而非用于指示每个数据片段在处理器B系统存储器中的具体分散存放地址。其次，对比文件没有提及“直接从硬件缓冲器”加载。数据是通过“内存写入控制电路106”写入RAM_B的，该过程可能涉及解码和扩展，但未描述为“直接分散加载”。因此，对比文件未公开“基于图像标头确定分散地址”并“直接从硬件缓冲器分散加载”这一特定技术方案。 |
| **技术特征D**：主要处理器，其与存储器耦合，所述存储器存储用于所述次要处理器的所述可执行软件图像。 | 说明书第[0030]段：“The program for the processor A 101 and the program for the processor B 104 are both stored in the ROM 102.” | **《直接公开》** <br>**论述**：目标专利的技术特征D限定了主要处理器耦合到存储器，该存储器存储用于次要处理器的可执行软件图像。对比文件第[0030]段明确记载：“处理器A 101的程序和处理器B 104的程序都存储在ROM 102中”。其中，处理器A对应于目标专利的主要处理器，处理器B对应于次要处理器，ROM 102是耦合到处理器A的存储器，并且明确存储了用于处理器B（次要处理器）的程序（即可执行软件图像）。该内容在对比文件中用于说明程序存储的位置，与目标专利中该特征所起的作用（作为可执行图像的来源）相同。因此，本领域技术人员能够毫无疑义地得出该技术方案。 |
| **技术特征E**：接口，其以通信方式耦合所述主要处理器和所述次要处理器，所述可执行软件图像由所述次要处理器经由所述接口接收。 | 说明书第[0031]段：“The system includes an interprocessor interface circuit 107 as an interface between the processor A 101 and the processor B 104…”<br>第[0033]段：“The interprocessor interface circuit 107 is for performing data communication between the processors 101 and 104.” | **《直接公开》** <br>**论述**：目标专利的技术特征E限定了以通信方式耦合主要和次要处理器的接口，可执行软件图像经由该接口被次要处理器接收。对比文件第[0031]和[0033]段明确公开了“处理器间接口电路107作为处理器A 101和处理器B 104之间的接口”，并用于“执行处理器101和104之间的数据通信”。在系统启动时，处理器B的程序正是通过该接口电路从处理器A传输过来的（[0033]段）。因此，对比文件直接公开了该接口及其通信耦合功能，且其作用与目标专利中相同，都是用于在处理器间传输可执行图像数据。 |
| **技术特征F**：其中所述分散加载程序控制器经配置以将所述可执行软件图像从所述硬件缓冲器直接加载到所述次要处理器的所述系统存储器，而不在所述次要处理器上的系统存储器位置之间拷贝数据。 | 说明书第[0033]-[0035]段描述了通过内存写入控制电路106将数据写入RAM_B 105，并由引导加载程序进行扩展处理。 | **未被公开**（既非直接公开也非隐含公开）。<br>**论述**：目标专利的技术特征F进一步限定了分散加载程序控制器的具体工作方式：从硬件缓冲器直接加载到系统存储器，且避免在系统存储器内部进行数据拷贝。这强调了“零拷贝”和直接路径（参见说明书第[0046]段）。<br>对比文件未公开“分散加载程序控制器”这一组件。其数据传输和写入过程涉及内存写入控制电路106和软件引导加载程序的处理（可能包括解码和扩展）。对比文件没有描述任何关于“不在系统存储器位置之间拷贝数据”的限制或特征。本领域技术人员无法从对比文件推断出存在这样一种配置的控制器。 |
| **技术特征G**：其中所述可执行软件图像的原始图像数据由所述次要处理器经由所述接口接收。 | 说明书第[0035]段：“The program for the processor B 104 may be transferred from the processor A 101 in a form of being compressed and encoded.” | **未被公开**（既非直接公开也非隐含公开）。<br>**论述**：目标专利的技术特征G强调接收的是“原始图像数据”。根据说明书第[0059]段，这指的是不附带包标头的实际图像数据，与传统的基于包的通信方式不同。<br>对比文件第[0035]段明确提到，传输给处理器B的程序可能是“压缩和编码的形式”。这意味着对比文件传输的可能不是“原始图像数据”，而是经过处理（压缩/编码）的数据。虽然对比文件也提到标头（header）不被传输（[0036]段），但其整体技术方案倾向于传输压缩/编码数据以节省时间和存储空间（[0004]段），这与目标专利强调的传输“原始图像数据”的技术构思不同。因此，该特征未被公开。 |
| **技术特征H**：其中所述次要处理器经配置以处理所述图像标头以确定所述系统存储器内的至少一个位置以存储所述至少一个数据片段。 | 说明书第[0034]段：“…The reception of program for the processor B 104 transferred from the processor A 101 and expansion processing of the same into the RAM_B 105 hereafter are performed based on the boot loader.”<br>第[0040]段：“…the processor A 101 transfers to the processor B 104 only the necessary portion of the program for the startup in accordance with either one of the normal mode startup or special mode startup…” | **未被公开**（既非直接公开也非隐含公开）。<br>**论述**：目标专利的技术特征H限定了次要处理器处理图像标头以确定数据在系统存储器中的存储位置。这是实现分散加载的关键步骤（参见说明书第[0050]段）。<br>对比文件中，处理“标头”（header）以决定传输哪些程序部分的是处理器A（主要处理器），如第[0040]段所述。处理器B的引导加载程序负责接收数据和进行扩展/解码处理，但对比文件并未描述该引导加载程序需要“处理图像标头以确定存储位置”。程序在RAM_B中的存储位置似乎是预设的或由引导加载逻辑决定的，而非由标头动态指定。因此，该特征未被对比文件公开。 |
| **技术特征I**：其中所述次要处理器经配置以在接收所述至少一个数据片段之前基于所述所接收到的图像标头来确定所述系统存储器内的所述至少一个位置以存储所述至少一个数据片段。 | 说明书第[0040]段，图4序列图展示了处理器A基于启动模式判断并传输程序部分，处理器B接收并回应。 | **未被公开**（既非直接公开也非隐含公开）。<br>**论述**：目标专利的技术特征I是技术特征H的进一步限定，强调了在接收数据片段“之前”就基于图像标头确定位置，体现了加载过程的预先规划和直接性。<br>如对特征H的分析，对比文件中决定传输内容（基于启动模式）的是处理器A，且该决定涉及的是“选择传输哪些部分”，而非“确定这些部分在处理器B存储器中的具体存储地址”。处理器B在接收数据前，其引导加载程序并未被描述为基于一个包含地址信息的标头来确定存储位置。因此，该特征同样未被公开。 |
| **技术特征J**：其中所述次要处理器进一步包括存储引导加载程序的非易失性存储器，所述引导加载程序起始用于所述次要处理器的所述可执行软件图像的传送。 | 说明书第[0034]段：“After the transfer of the code of the boot loader has been completed, the processor B 104 starts executing the boot loader written in the RAM_B 105…”<br>第[0039]段：“…the boot loader for the processor B 104 is stored within the ROM 102 separately.” | **未被公开**（既非直接公开也非隐含公开）。<br>**论述**：目标专利的技术特征J限定了次要处理器本地具有存储引导加载程序的非易失性存储器，并由该引导加载程序起始传送请求。<br>对比文件中，处理器B的引导加载程序代码是存储在ROM 102中（[0039]段），而ROM 102是耦合到处理器A的（[0030]段），并非处理器B本地的非易失性存储器。该引导加载程序是由处理器A传输并写入RAM_B后，才由处理器B执行的（[0034]段）。因此，处理器B本身并不包括一个存储引导加载程序的非易失性存储器来起始传送。该特征未被公开。 |
| **技术特征K**：其中所述主要和次要处理器位于不同芯片上。 | 对比文件全文未明确说明处理器A和处理器B是否位于不同芯片上。 | **未被公开**（既非直接公开也非隐含公开）。<br>**论述**：目标专利的技术特征K限定了主要和次要处理器位于不同芯片上，这通常意味着它们是独立的物理封装，涉及芯片间通信。<br>对比文件描述了包含两个处理器（A和B）的多处理器系统，并使用了“interprocessor interface circuit”（处理器间接口电路）。虽然这暗示了它们可能是分离的组件，但对比文件说明书并未明确声明这两个处理器位于不同的芯片（chip）或芯片封装上。它们有可能被集成在同一个芯片（SoC）上，通过片上总线或接口通信。因此，本领域技术人员不能毫无疑义地或通过合理推断得出其必然位于不同芯片上。该特征未被公开。 |
| **技术特征L**：其中所述可执行软件图像的所述部分被加载到所述次要处理器的所述系统存储器中，而不将整个可执行软件图像存储在所述硬件缓冲器中。 | 说明书第[0033]段：“The memory write control circuit 106 writes the transferred data to the RAM_B 105.”<br>第[0034]段：“…expansion processing of the same into the RAM_B 105…” | **未被公开**（既非直接公开也非隐含公开）。<br>**论述**：目标专利的技术特征L强调了加载机制的特点：图像部分被直接加载到系统存储器，而整个图像不暂存在硬件缓冲器中。这与“零拷贝”和直接分散加载的理念一致。<br>对比文件未提及“硬件缓冲器”这一概念。其描述的数据流是：数据从处理器A通过接口和内存写入控制电路，最终被写入（或扩展处理到）RAM_B。在这个过程中，是否存在一个存储“整个可执行软件图像”的中间缓冲器，对比文件并未说明。因此，无法判断对比文件是否公开了“不将整个图像存储在硬件缓冲器中”这一特定限制。该特征未被公开。 |
| **技术特征M**：其被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元和固定位置数据单元中的至少一者中。 | 说明书第[0055]段：“Next, a portable telephone to which the multiprocessor system according to the present invention is applied will be explained.”<br>附图说明及图9：“FIG. 9 is a block diagram of a portable telephone, which is an application example using the multiprocessor system of the invention.” | **《直接公开》** <br>**论述**：目标专利的技术特征M限定了该多处理器系统被集成到一系列设备中，包括移动电话。对比文件第[0055]段明确说明将解释“应用于便携式电话的多处理器系统”，并且图9展示了使用该多处理器系统的便携式电话（portable telephone）的框图。便携式电话（portable telephone）明确落入技术特征M所列举的“移动电话”范畴。因此，对比文件直接公开了将该系统集成到移动电话中的技术方案。 |
<<<D>>><<<E>>><<<M>>>