**对比文件名称**：发明申请_US20150035162A1 INDUCTIVE DEVICE THAT INCLUDES CONDUCTIVE VIA AND METAL LAYER
**目标专利名称**：双侧电路
**本次调用模型名称**：DeepSeek最新版本模型
## 特征比对表格
| 技术特征描述及公开性判断 | 对比文件原文引用 | 公开性论述 |
| **A. 绝缘体，具有第一表面、第二表面和外围**<br>《直接公开》 | [0020] FIG. 1 illustrates a system 100 including a plurality of electronic devices formed on a substrate 102. ... For example, the substrate 102 may include a first surface 104 and a second surface 106... | 对比文件明确公开了衬底102，其具有第一表面104和第二表面106（即第一和第二表面）。作为三维物体，衬底必然具有连接第一和第二表面的外围（例如侧边）。本领域技术人员阅读对比文件（特别是结合附图1）能够毫无疑义地得出衬底具有第一表面、第二表面和外围的技术特征。因此，技术特征A被直接公开。 |
| **B. 电路元件的第一子集，布置在所述第一表面上**<br>《直接公开》 | [0020] ... Each electronic device of the system 100 can include the substrate 102 ... at least one metal layer (e.g., a first metal layer 108...).<br>[0021] ... the first metal layer 108 may directly contact the first surface 104 ... In a particular embodiment, the first metal layer 108 and the first conductive via 112 form at least a portion of an inductive device (e.g., an inductor formed in a third region 124).<br>[0025] ... a capacitor (e.g., a capacitor formed in a first region 120) that includes the MIM dielectric layer 130 and the third metal layer 132, is formed above the first metal layer 108. | 对比文件说明书及附图1（特别是第一区域120和第三区域124）明确公开了在衬底102的第一表面104上形成有金属层（如108，132）和介电层（如130），这些层构成了电容器和电感器等电路元件。这些布置在第一表面上的电路元件的集合，即对应于目标专利中“电路元件的第一子集”。因此，技术特征B被直接公开。 |
| **C. 电路元件的第二子集，布置在所述第二表面上**<br>《直接公开》 | [0020] ... the conductive vias 112, 114 may extend from the first surface 104 to the second surface 106.<br>[0021] ... the second metal layer 110 may directly contact the second surface 106 ...<br>[0024] The second metal layer 110 may be patterned to form at least a portion of an electronic device (e.g., an inductor or a capacitor). | 对比文件明确公开了第二表面106，并且第二金属层110直接接触第二表面106并可被图案化以形成电子器件（如电感器或电容器）的至少一部分。这意味着有电路元件布置在第二表面上。结合附图1，本领域技术人员能够毫无疑义地理解在衬底的第二表面上也布置有电路元件（例如由第二金属层110形成的器件），这些元件的集合对应于“电路元件的第二子集”。因此，技术特征C被直接公开。 |
| **D. 至少一个导电侧壁，布置在所述外围上，其中所述至少一个导电侧壁将所述电路元件的第一子集电耦合至所述电路元件的第二子集，其中所述电路元件的第一子集包括第一电容器，并且其中所述第一电容器包括与所述绝缘体的所述第一表面接触的第一内部导电层、与所述第一内部导电层接触的第一介电层、以及与所述第一介电层接触的第一中间导电层。**<br>《隐含公开》 | [0020] ... the conductive vias 112, 114 may extend from the first surface 104 to the second surface 106.<br>[0021] ... the first metal layer 108 may directly contact the first surface 104 and the one or more conductive vias (e.g., the first conductive via 112...), and the second metal layer 110 may directly contact the second surface 106 and the one or more conductive vias...<br>[0025] ... a capacitor (e.g., a capacitor formed in a first region 120) that includes the MIM dielectric layer 130 and the third metal layer 132, is formed above the first metal layer 108.<br>[0042] FIG. 3 illustrates a particular illustrative embodiment of a diplexer 300. The diplexer 300 includes an inductor 304 formed through a substrate 302. ... The inductor 304 includes portions of a first metal layer 306, portions of a second metal layer 308, and a plurality of conductive vias (e.g., conductive via 310). | 1. **导电侧壁与电耦合**：对比文件未明确描述“布置在外围上的导电侧壁”。然而，其核心公开了贯穿衬底的导电过孔（如112, 114, 310），这些过孔电连接衬底两侧的金属层（如108与110）。目标专利的“导电侧壁”本质功能是提供衬底两侧电路之间的垂直电连接。对比文件的“导电过孔”实现了完全相同的电耦合功能。虽然物理位置一为“内部过孔”，一为“外围侧壁”，但二者都是本领域实现垂直互联的常规技术手段，属于等同替换。在宽松的隐含公开判断标准下，本领域技术人员完全能够从对比文件公开的“导电过孔连接两侧电路”推理出使用“布置在外围的导电侧壁”来实现相同的电耦合功能。<br>2. **第一电容器的具体结构**：对比文件[0025]及图1第一区域120公开了电容器，其包括形成在第一金属层108之上的MIM介电层130和第三金属层132。第一金属层108直接接触衬底第一表面104（[0021]）。因此，第一金属层108相当于“第一内部导电层”，MIM介电层130相当于“第一介电层”，第三金属层132相当于“第一中间导电层”。该结构被直接公开。<br>综上，特征D中关于“导电侧壁电耦合两侧电路”的部分被对比文件隐含公开；关于“第一电容器具体结构”的部分被直接公开。因此，整个技术特征D被判断为《隐含公开》。 |
| **E. 所述绝缘体包括玻璃**<br>《直接公开》 | [0022] The substrate 102 may be formed of a glass material... | 对比文件明确公开了衬底102可以由玻璃材料形成。因此，技术特征E被直接公开。 |
| **F. 所述绝缘体的厚度大于所述电路元件的第一子集的厚度并大于所述电路元件的第二子集的厚度。**<br>《隐含公开》 | [0022] In a particular embodiment, the substrate 102 has a thickness of at least 0.1 millimeter (mm) (e.g., between 0.1 mm and 0.5 mm).<br>[0023] In a particular embodiment, the first metal layer 108 ... has a thickness of 3 micrometers (μm).<br>[0024] In a particular embodiment, the second metal layer 110 ... has a thickness between 10 μm and 15 μm.<br>[0025] ... The third metal layer 132 may be formed of aluminum with a thickness of 1 μm. The fourth metal layer 136 ... has a thickness between 10 μm and 15 μm. | 对比文件公开了衬底（绝缘体）的厚度（至少0.1mm，即100μm）远大于其上形成的任何金属层（电路元件的主要组成部分）的厚度（如3μm, 10-15μm, 1μm）。虽然未明确进行“厚度大于”的文字比较，但给出的具体数值（衬底厚度100μm量级 vs. 金属层厚度1-15μm量级）使得本领域技术人员能够毫无疑义地、直接且必然地推导出“绝缘体的厚度大于其上电路元件（子集）的厚度”这一技术事实。在宽松的隐含公开判断标准下，该特征被隐含公开。 |
| **G. 所述电路元件的第一子集被配置为对第一频带滤波，并且所述电路元件的第二子集被配置为对第二频带滤波，所述第二频带高于所述第一频带。**<br>《隐含公开》 | [0026] The regions 120-126 may be arranged in any configuration and integrated in an electronic device (e.g., a diplexer as shown in FIG. 3).<br>[0042] FIG. 3 illustrates a particular illustrative embodiment of a diplexer 300.<br>（结合本领域公知常识：合路器（diplexer）的功能即是将或分离两个不同频带的信号，通常包括分别处理高频带和低频带的滤波电路。） | 对比文件明确公开了其电子器件可以是合路器（diplexer）（图3）。合路器是本领域公知的具有两个端口（如高频、低频）并连接至一个公共端口（如天线）的多路复用器件，其内部必然包含分别对两个不同频带（通常一个高频、一个低频）进行滤波的电路。因此，本领域技术人员在阅读对比文件并知晓合路器功能的基础上，能够合理推断出：为实现合路器功能，布置在衬底两侧的电路元件的第一子集和第二子集被分别配置为对不同频带（例如第二频带高于第一频带）进行滤波。因此，技术特征G被隐含公开。 |
| **H. 所述电路元件的第一子集还包括第一电感器**<br>《直接公开》 | [0021] In a particular embodiment, the first metal layer 108 and the first conductive via 112 form at least a portion of an inductive device (e.g., an inductor formed in a third region 124).<br>[0026] ... The third region 124 illustrates the formation of an inductor (e.g., a three dimensional TGV-based inductor). | 对比文件明确公开了在第三区域124形成电感器（inductor），并且该电感器至少部分由第一金属层108和第一导电过孔112形成。该电感器是布置在衬底上（具体由第一表面104上的金属层参与构成）的电路元件，属于“电路元件的第一子集”的一部分。因此，技术特征H被直接公开。 |
| **I. 所述电路元件的第二子集包括具有比所述第一电感器更低电感的第二电感器，以及具有比所述第一电容器更低电容的第二电容器。**<br>《未公开》 | 对比文件未公开任何关于第一电感器与第二电感器之间电感值的比较关系，也未公开第一电容器与第二电容器之间电容值的比较关系。 | 对比文件虽然公开了衬底两侧均可形成电感器和电容器，但完全没有提及或暗示这些器件之间具有特定的电感值或电容值大小比较关系。该特征涉及元件参数的特定设计选择，以解决目标专利中可能涉及的特定滤波性能或尺寸优化问题。对比文件未提供任何相关信息，本领域技术人员无法从中推理出该特征。因此，技术特征I既未被直接公开，也未被隐含公开。 |
| **J. 所述第一电感器是第一螺旋电感器且所述第二电感器是第二螺旋电感器。**<br>《隐含公开》 | [0023] In a particular embodiment, the first metal layer 108 is patterned to form at least a portion of an electronic device (e.g., an inductor or a capacitor).<br>[0024] The second metal layer 110 may be patterned to form at least a portion of an electronic device (e.g., an inductor or a capacitor).<br>（结合本领域公知常识：在集成电路或封装中，通过图案化金属层形成平面螺旋电感器是极其常见的技术手段。） | 对比文件公开了第一金属层108和第二金属层110可以被图案化以形成电感器。虽然未明确说明图案化后的形状是“螺旋形”，但在本领域，通过图案化金属层来制造平面螺旋电感器是实现电感器的常规和公知方式。本领域技术人员在阅读对比文件时，有合理的可能性会推断出所图案化形成的电感器可以是螺旋电感器。因此，在宽松的隐含公开判断标准下，技术特征J被隐含公开。 |
| **K. 所述第一电感器包括与所述第一中间绝缘体接触的第一内部导电子层、与所述第一内部导电子层接触的第一绝缘子层、以及与所述第一绝缘子层接触的第一外部导电子层**<br>**L. 以及所述第二电感器包括与所述第二中间绝缘体接触的第二内部导电子层、与所述第二内部导电子层接触的第二绝缘子层、以及与所述第二绝缘子层接触的第二外部导电子层。**<br>《隐含公开》 | [0025] ... ILD layers (e.g., the ILD 134) are formed between adjacent metal layers (e.g., between the first metal layer 108 and the fourth metal layer 136). The ILD 134 may be formed above the third metal layer 132 using a photo-definable polymer (e.g., polyimide (PI))... In a particular embodiment, passivation layers (e.g., the first passivation layer 138 and the second passivation layer 140) are formed...<br>图1显示了多层堆叠结构，包括金属层（M1, M2, M3, M4等）和层间介质层（ILD）。电感器可由这些金属层通过过孔连接形成。 | 对比文件公开了在衬底上形成多层金属层（如M1, M2, M3, M4）以及层间介质层（如ILD 134）。虽然未明确描述目标专利中如此具体的“内部导电子层-绝缘子层-外部导电子层”的三明治结构用于构成一个电感器，但这种利用多层金属和介质层构建电感器（例如通过过孔连接上下层金属形成螺旋）是本领域制造多层电感器的常规技术。本领域技术人员从对比文件公开的多层互联结构出发，有可能推理出可以采用类似的多层金属夹介质层的结构来构建电感器。因此，在宽松的隐含公开判断标准下，技术特征K和L被隐含公开。 |
| **M. 所述第二电容器包括与所述绝缘体的所述第二表面接触的第二内部导电层、与所述第二内部导电层接触的第二介电层、以及与所述第二介电层接触的第二中间导电层。**<br>《隐含公开》 | [0024] The second metal layer 110 may be patterned to form at least a portion of an electronic device (e.g., an inductor or a capacitor).<br>（结合[0025]关于在第一表面侧形成MIM电容器的描述，以及本领域公知常识：MIM电容器结构可以对称地应用于衬底两侧。） | 对比文件公开了第二金属层110可以图案化以形成电容器，并且在前文[0025]详细描述了在第一表面侧如何形成由金属层-介电层-金属层构成的MIM电容器。本领域技术人员有能力将这种公知的MIM电容器结构应用于衬底的第二表面侧。因此，可以合理推断出在第二表面侧也可以形成具有类似“内部导电层-介电层-中间导电层”结构的第二电容器。技术特征M被隐含公开。 |
| **N. 所述第一电感器包括与所述第一中间绝缘体接触的第一内部导电子层、与所述第一内部导电子层接触的第一绝缘子层、以及与所述第一绝缘子层接触的第一外部导电子层**<br>**O. 以及所述第二电感器包括与所述第二中间绝缘体接触的第二内部导电子层、与所述第二内部导电子层接触的第二绝缘子层、以及与所述第二绝缘子层接触的第二外部导电子层。**<br>《隐含公开》 | （同技术特征K和L的引用）<br>对比文件公开了多层金属和介质结构。 | （论述同技术特征K和L）在宽松的隐含公开判断标准下，技术特征N和O被隐含公开。 |
| **P. 一个或多个第一过孔，被布置在所述第一中间绝缘体中并且被配置用于将所述第一电感器耦合至所述第一电容器**<br>**Q. 以及一个或多个第二过孔，被布置在所述第二中间绝缘体中并且被配置用于将所述第二电感器耦合至所述第二电容器。**<br>《隐含公开》 | [0025] ... ILD layers (e.g., the ILD 134) are formed between adjacent metal layers...<br>图1显示了连接不同金属层的过孔（如V2）。<br>（结合本领域公知常识：在多层电路结构中，使用过孔连接不同层上的器件（如电感器和电容器）是基本且必需的技术手段。） | 对比文件公开了多层结构（包括ILD层）以及连接不同金属层的过孔（如图1中的V2）。虽然未明确描述“第一过孔将第一电感器耦合至第一电容器”，但为了构建一个功能电路（如合路器），将不同器件（电感器、电容器）通过过孔在多层介质中进行互联是本领域常规且必要的技术。本领域技术人员从对比文件公开的多层互联框架出发，能够合理推断出需要使用布置在绝缘体中的过孔来连接电感器和电容器。因此，技术特征P和Q被隐含公开。 |
| **R. 所述至少一个导电侧壁包括一个或多个电路接触表面，所述一个或多个电路接触表面包括以下项中的一个或多个：低频带接触表面，电耦合至所述电路元件的第一子集**<br>**S. 高频带接触表面，电耦合至所述电路元件的第二子集**<br>**T. 以及天线接触表面，被配置用于将所述电路元件的第一子集和所述电路元件的第二子集中的一个或多个电耦合至天线。**<br>《未公开》 | 对比文件未描述任何“导电侧壁”或其上具有特定功能的“接触表面”（如低频带、高频带、天线接触表面）。虽然图3公开了合路器300，但未对其外部端子的具体功能（LB/HB/ANT）进行文字描述。 | 技术特征R、S、T限定了导电侧壁作为外部端子，并具体定义了这些端子的功能（低频带、高频带、天线）。这是目标专利中为实现特定电路接口（如合路器）而定义的具体结构。对比文件完全没有提及“导电侧壁”及其作为功能端子的应用。虽然对比文件的合路器必然具有类似功能的端口，但并未公开这些端口是由“导电侧壁”上的特定“接触表面”实现的。本领域技术人员无法从对比文件中推理出该具体结构特征。因此，技术特征R、S、T既未被直接公开，也未被隐含公开。 |
## 公开性判断总结与代码输出
根据上述比对分析：
- **直接公开**的技术特征有：A, B, C, E, H。
- **隐含公开**的技术特征有：D, F, G, J, K, L, M, N, O, P, Q。
- **未公开**的技术特征有：I, R, S, T。
<<<A>>><<<B>>><<<C>>><<<E>>><<<H>>>
<<<d>>><<<f>>><<<g>>><<<j>>><<<k>>><<<l>>><<<m>>><<<n>>><<<o>>><<<p>>><<<q>>>