返回项目页面
对比文件列表
2006-02-23_发明申请_US20060039183A1 Multi-sensing level MRAM structures_+++C_D_E_L_a_b_p+++.docx
2026-02-23 21:13
2006-11-02_发明申请_US20060245227A1 Serial transistor-cell array architecture_+++C_D_E_K_L_M_R_a+++.docx
2026-02-23 21:13
2008-08-21_发明申请_WO2008100872A2 AN IMPROVED HIGH CAPACITY LOW COST MULTI-STATE MAGNETIC MEMORY_+++A_C_D_L_b_e_i_j_m_p+++.docx
2026-02-23 21:13
2010-03-08_发明公开_KR1020100024765A 멀티 비트 자기 메모리 셀 및 그 제조 방법_+++A_C_D_E+++.docx
2026-02-23 21:13
2010-05-19_发明公开_CN101711408A 改进的高容量低成本多态磁存储器_+++A_C_D_E_I_L_M_f+++.docx
2026-02-23 21:13
2011-09-29_发明申请_US20110235391A1 Reference Cell Write Operations At A Memory_+++D_a_i_r+++.docx
2026-02-23 21:13
2011-12-14_发明公开_CN102282621A 自旋转移力矩磁阻随机存取存储器内的位线电压控制_+++A_D_f_l_m_r+++.docx
2026-02-23 21:13
2013-02-21_发明申请_US20130044537A1 MAGNETIC MEMORY, METHOD OF MANUFACTURING THE SAME, AND METHOD OF DRIVING THE SAME_+++A_C_D_E_L_b_f_p_r+++.docx
2026-02-23 21:13
2013-02-28_发明申请_US20130051134A1 SEMICONDUCTOR RECORDING DEVICE_+++A_C_D_E_F_G_H_K_L_b_p_q+++.docx
2026-02-23 21:13
2013-10-24_发明申请_US20130279244A1 HIERARCHICAL MEMORY MAGNETORESISTIVE RANDOM-ACCESS MEMORY (MRAM) ARCHITECTURE_+++A_D_L_O_P_R_b_c_e_k_m+++.docx
2026-02-23 21:13
2014-03-06_发明专利_JP2014041693A Semiconductor storage device_+++C_D_E_F_H_K_L_P_a_b_g_q+++.docx
2026-02-23 21:13
2014-05-21_发明公开_CN103810118A 一种新型的STT-MRAM缓存设计方法_+++D_L_M_R_a_b_o_p+++.docx
2026-02-23 21:13
2014-06-04_发明公开_EP2738664A4 METHOD AND SYSTEM FOR CONFIGURING STORAGE DEVICES UNDER HYBRID STORAGE ENVIRONMENT_+++A_a+++.docx
2026-02-23 21:13
2014-12-08_发明专利_JP2014229325A メモリ装置_+++F_a_b_c_d_e_g_h_k_l+++.docx
2026-02-23 21:13
2013-02-21_发明申请_US20130044537A1 MAGNETIC MEMORY, METHOD OF MANUFACTURING THE SAME, AND METHOD OF DRIVING THE SAME_+++A_C_D_E_L_b_f_p_r+++.docx

**对比文件名称**:2013-02-21_发明申请_US20130044537A1 MAGNETIC MEMORY, METHOD OF MANUFACTURING THE SAME, AND METHOD OF DRIVING THE SAME

**目标专利名称**:157使用串联磁性隧道结的多位自旋转移矩磁阻随机存取存储器STT-MRAMCN107430883B

**本次调用的模型名称**:DeepSeek-R1

### 特征比对表格

技术特征描述以及公开性判断结果对比文件原文引用公开性论述
**技术特征A**:包括:具有第一读取余裕的第一磁性隧道结(MTJ)元件<br>**《直接公开》**[0034]段:“...magnetoresistive effect elements 1 and 2 are electrically connected in series...”; <br>[0036]段:“...the resistance change amounts ΔR1 (=Rap1−Rp1) and ΔR2 (=Rap2−Rp2) thereof.”对比文件明确公开了串联连接的两个磁阻效应元件(即MTJ元件),其中元件1具有由其面积尺寸S1决定的电阻变化量ΔR1(即Rap1 - Rp1)。电阻变化量(ΔR)直接对应于目标专利中的“读取余裕”。因此,对比文件直接公开了具有第一读取余裕(ΔR1)的第一MTJ元件(元件1)。
**技术特征B**:具有第二读取余裕的第二MTJ元件,所述第一读取余裕大于所述第二读取余裕的两倍<br>**《隐含公开》**[0036]段:“Therefore, by selecting different values from each other for the element area sizes S1 and S2, different values from each other can be simply set for the threshold current values I+−1 and I+−2 of the respective elements and the resistance change amounts ΔR1 (=Rap1−Rp1) and ΔR2 (=Rap2−Rp2) thereof.”对比文件公开了第二磁阻效应元件(元件2)及其电阻变化量ΔR2(第二读取余裕)。同时,对比文件教导了通过选择不同的面积尺寸S1和S2,可以简单地设置不同的电阻变化量ΔR1和ΔR2。虽然对比文件未明确记载“第一读取余裕大于第二读取余裕的两倍”这一具体数值关系,但本领域技术人员为了获得显著不同的操作特性(如目标专利中用于不同存储器用途),在对比文件公开的“通过尺寸差异设置不同ΔR”的教导下,完全能够且容易将尺寸设计为使得第一读取余裕大于第二读取余裕的两倍。这是一种常规的设计选择和参数优化。因此,该技术特征被对比文件隐含公开。
**技术特征C**:以及耦合在所述第一MTJ元件与所述第二MTJ元件之间的存取晶体管<br>**《直接公开》**[0042]段:“One of the series-connected magnetoresistive effect elements 1 and 2 is connected to a bit line BL, and the other is connected to a source line SL via a transistor Tr which is a selective element of the memory cell.” 以及图5A、5B。对比文件明确公开了串联的磁阻效应元件1和2,其中一个元件连接到位线(BL),另一个元件通过晶体管(Tr)连接到源线(SL)。该晶体管(Tr)作为存储单元的选择元件,串联在MTJ元件与源线之间。在电路拓扑结构上,该晶体管连接在两个串联的MTJ元件所构成的支路中,即耦合在第一MTJ元件与第二MTJ元件之间(通过其中一个MTJ元件连接)。因此,对比文件直接公开了耦合在第一与第二MTJ元件之间的存取晶体管。
**技术特征D**:,其中所述存取晶体管的栅极耦合至字线,<br>**《直接公开》**[0042]段:“The memory cell is selected by applying a bias voltage to the bit line BL or the source line SL and a word line WL which is a gate electrode of the transistor Tr...”对比文件明确记载了字线(WL)是晶体管(Tr)的栅电极。这直接公开了存取晶体管的栅极耦合至字线。
**技术特征E**:其中所述第一MTJ元件、所述第二MTJ元件和所述存取晶体管形成多位自旋转移矩磁阻随机存取存储器(STT-MRAM)存储器单元<br>**《直接公开》**[0042]段:“...memory cell...”;[0002]段:“...a (spin-injection magnetization reversal type) method of rewriting the magnetization direction by bi-directionally carrying a current in the TMR element so as to inject spin-polarized electrons...”;[0041]段:“...a four-valued memory element...”对比文件描述的存储单元(memory cell)由串联的两个磁阻效应元件(MTJ元件)和一个作为选择元件的晶体管(Tr)构成(图5A、5B,[0042]段),并且利用自旋注入磁化反转(spin-injection magnetization reversal)技术进行写入,这本质上就是STT-MRAM技术。该单元能够存储四值信息(即两位),构成多位存储器单元。因此,对比文件直接公开了由第一MTJ元件、第二MTJ元件和存取晶体管形成的多位STT-MRAM存储器单元。
**技术特征F**:以及被配置成将所述STT-MRAM存储器单元的感测出的值与第二值进行比较的电路系统,所述第二值基于所述感测出的值与第一值的比较,<br>**《隐含公开》**[0041]段:“The reading operation can be achieved by reading the resistance value with using a current equal to or lower than the rewriting current.”;图2B展示了串联单元具有四个不同的电阻状态(R1, R2, R3, R4)。对比文件公开了通过读取串联元件的电阻值来进行读取操作,并且其串联单元具有四个不同的电阻状态(对应于两位信息)。为了从这四个状态中准确读取信息,本领域技术人员必然需要感测电路和比较电路。考虑到图2B所示的电阻状态是顺序变化的,一种合理且常规的读取策略是进行两次比较:首先将感测出的总电阻值与一个参考值(第一值)比较,以确定电阻状态所处的大致范围;然后根据第一次比较的结果,选择另一个参考值(第二值)进行第二次比较,从而精确确定具体的电阻状态。这种双比较逻辑是实现四值读取的常用手段。因此,虽然对比文件未明确描述该特定电路系统,但本领域技术人员基于其公开的四值存储方案能够直接且合理地推断出需要配置具有所述功能的电路系统。该技术特征被隐含公开。
**技术特征G**:其中所述第一值是与所述第二MTJ元件相关联的第一参考电平,<br>**未被公开**无相应记载。对比文件仅提及读取串联元件的总电阻值,并未提及在读取过程中使用与第二MTJ元件(元件2)单独相关联的特定参考电平,也未提及将“第一值”定义为与第二MTJ元件相关的第一参考电平。因此,该技术特征未被对比文件公开。
**技术特征H**:并且所述第二值是与所述第二MTJ元件相关联的第二参考电平,<br>**未被公开**无相应记载。同上,对比文件未提及使用与第二MTJ元件单独相关联的第二参考电平。因此,该技术特征未被对比文件公开。
**技术特征I**:以及其中所述第一参考电平和所述第二参考电平是从平均参考电平值推导的<br>**未被公开**无相应记载。对比文件完全没有涉及参考电平的生成或推导方法,特别是“从平均参考电平值推导”这一具体技术手段。因此,该技术特征未被对比文件公开。
**技术特征J**:,所述平均参考电平值从初始化设备确定或者由其它MTJ结构确定。<br>**未被公开**无相应记载。对比文件完全没有提及“初始化设备”或利用“其他MTJ结构”来确定平均参考电平值。因此,该技术特征未被对比文件公开。
**技术特征K**:其特征在于,进一步包括,耦合至所述第一MTJ元件的位线以及耦合至所述第二MTJ元件的源线,其中所述电路系统被进一步配置成基于所述感测出的值与所述第二值的关系来确定所述第二MTJ元件的电阻状态。<br>**部分直接公开,部分未被公开**[0042]段:“One of the series-connected magnetoresistive effect elements 1 and 2 is connected to a bit line BL, and the other is connected to a source line SL via a transistor Tr...”对比文件直接公开了串联MTJ元件的一端连接到位线(BL),另一端通过晶体管连接到源线(SL)。这对应于“耦合至所述第一MTJ元件的位线以及耦合至所述第二MTJ元件的源线”的连接关系(具体哪个元件接BL/SL可能互换,但连接关系本质相同)。然而,对比文件未公开所述电路系统被配置成“基于感测出的值与第二值的关系来确定第二MTJ元件的电阻状态”这一具体功能限定。因此,该技术特征中关于连线连接的部分被直接公开,但关于电路系统具体确定状态的功能部分未被公开。
**技术特征L**:其特征在于,所述存取晶体管被配置成响应于字线信号而将所述第一MTJ元件耦合至所述第二MTJ元件。<br>**《直接公开》**[0042]段:“The memory cell is selected by applying a bias voltage to ... a word line WL which is a gate electrode of the transistor Tr, so that the current is injected to the series-connected magnetoresistive effect elements.”对比文件明确记载了通过向字线(WL,即晶体管栅极)施加偏置电压来选择存储单元,从而使电流能够注入串联的磁阻效应元件。这直接意味着存取晶体管响应于字线信号而导通,从而将两个串联的MTJ元件耦合到电流通路中。因此,该技术特征被直接公开。
**技术特征M**:其特征在于,所述存取晶体管是n型金属氧化物半导体(NMOS)晶体管。<br>**未被公开**无相应记载。对比文件中晶体管仅以通用符号“Tr”表示,未指明其是NMOS还是PMOS类型。因此,该技术特征未被对比文件公开。
**技术特征N**:其特征在于,所述存取晶体管是p型金属氧化物半导体(PMOS)晶体管。<br>**未被公开**无相应记载。同上,对比文件未指明晶体管类型。因此,该技术特征未被对比文件公开。
**技术特征O**:其特征在于,所述第一MTJ元件具有第一数据保持时间,并且所述第二MTJ元件具有比所述第一数据保持时间长的第二数据保持时间。<br>**未被公开**无相应记载。对比文件虽然强调了通过尺寸差异实现不同的电阻变化量和阈值电流,但全文均未讨论或提及“数据保持时间”(data retention time)这一参数或特性。因此,该技术特征未被对比文件公开。
**技术特征P**:其特征在于,所述第一MTJ元件具有第一大小,并且所述第二MTJ元件具有大于所述第一大小的两倍的第二大小。<br>**《隐含公开》**[0036]段:“Therefore, by selecting different values from each other for the element area sizes S1 and S2, different values from each other can be simply set for the threshold current values ... and the resistance change amounts...”对比文件明确教导了通过为元件面积尺寸S1和S2选择不同的值,来设置不同的电阻变化量和阈值电流。虽然未明确记载“大于两倍”这一具体倍数关系,但本领域技术人员在对比文件“通过尺寸差异实现不同特性”的明确教导下,为了获得目标专利所追求的显著不同的操作特性(例如,使一个元件更适合快速存取,另一个更适合长期存储),完全能够且容易将第二元件的尺寸(S2)设计为大于第一元件尺寸(S1)的两倍。这是一种常规的、基于设计目的的参数选择。因此,该技术特征被对比文件隐含公开。
**技术特征Q**:其特征在于,所述第二MTJ元件与由所述第一值指示的第一参考电平和由所述第二值指示的第二参考电平相关联,并且其中所述第一MTJ元件与一个参考电平相关联。<br>**未被公开**无相应记载。对比文件没有描述为每个MTJ元件分配特定数量参考电平的读取方案,也未提及第一MTJ元件与一个参考电平相关联。其读取操作基于对串联单元总电阻的评估。因此,该技术特征未被对比文件公开。
**技术特征R**:其特征在于,进一步包括其中集成有所述第一MTJ元件、所述第二MTJ元件和所述存取晶体管的装置,所述装置选自移动电话、平板设备、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、以及计算机。<br>**《隐含公开》**对比文件作为一份专利文献,其描述的磁存储器技术方案具有广泛的适用性。虽然对比文件可能未列举与目标专利完全相同的设备列表,但本领域技术人员知晓,磁存储器(特别是STT-MRAM)作为一种存储器技术,其常规和预期的应用领域就包括各种电子设备,如移动电话、计算机等。将所公开的存储器单元集成到此类电子设备中,对本领域技术人员而言是显而易见且毫无疑义的。因此,该技术特征被对比文件隐含公开。

<<<A>>><<<C>>><<<D>>><<<E>>><<<L>>><<<b>>><<<f>>><<<p>>><<<r>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE