返回项目页面
对比文件列表
2006-02-23_发明申请_US20060039183A1 Multi-sensing level MRAM structures_+++C_D_E_L_a_b_p+++.docx
2026-02-23 21:13
2006-11-02_发明申请_US20060245227A1 Serial transistor-cell array architecture_+++C_D_E_K_L_M_R_a+++.docx
2026-02-23 21:13
2008-08-21_发明申请_WO2008100872A2 AN IMPROVED HIGH CAPACITY LOW COST MULTI-STATE MAGNETIC MEMORY_+++A_C_D_L_b_e_i_j_m_p+++.docx
2026-02-23 21:13
2010-03-08_发明公开_KR1020100024765A 멀티 비트 자기 메모리 셀 및 그 제조 방법_+++A_C_D_E+++.docx
2026-02-23 21:13
2010-05-19_发明公开_CN101711408A 改进的高容量低成本多态磁存储器_+++A_C_D_E_I_L_M_f+++.docx
2026-02-23 21:13
2011-09-29_发明申请_US20110235391A1 Reference Cell Write Operations At A Memory_+++D_a_i_r+++.docx
2026-02-23 21:13
2011-12-14_发明公开_CN102282621A 自旋转移力矩磁阻随机存取存储器内的位线电压控制_+++A_D_f_l_m_r+++.docx
2026-02-23 21:13
2013-02-21_发明申请_US20130044537A1 MAGNETIC MEMORY, METHOD OF MANUFACTURING THE SAME, AND METHOD OF DRIVING THE SAME_+++A_C_D_E_L_b_f_p_r+++.docx
2026-02-23 21:13
2013-02-28_发明申请_US20130051134A1 SEMICONDUCTOR RECORDING DEVICE_+++A_C_D_E_F_G_H_K_L_b_p_q+++.docx
2026-02-23 21:13
2013-10-24_发明申请_US20130279244A1 HIERARCHICAL MEMORY MAGNETORESISTIVE RANDOM-ACCESS MEMORY (MRAM) ARCHITECTURE_+++A_D_L_O_P_R_b_c_e_k_m+++.docx
2026-02-23 21:13
2014-03-06_发明专利_JP2014041693A Semiconductor storage device_+++C_D_E_F_H_K_L_P_a_b_g_q+++.docx
2026-02-23 21:13
2014-05-21_发明公开_CN103810118A 一种新型的STT-MRAM缓存设计方法_+++D_L_M_R_a_b_o_p+++.docx
2026-02-23 21:13
2014-06-04_发明公开_EP2738664A4 METHOD AND SYSTEM FOR CONFIGURING STORAGE DEVICES UNDER HYBRID STORAGE ENVIRONMENT_+++A_a+++.docx
2026-02-23 21:13
2014-12-08_发明专利_JP2014229325A メモリ装置_+++F_a_b_c_d_e_g_h_k_l+++.docx
2026-02-23 21:13
2014-03-06_发明专利_JP2014041693A Semiconductor storage device_+++C_D_E_F_H_K_L_P_a_b_g_q+++.docx

对比文件名称:2014-03-06_发明专利_JP2014041693A Semiconductor storage device

目标专利名称:157使用串联磁性隧道结的多位自旋转移矩磁阻随机存取存储器STT-MRAMCN107430883B

本次调用模型名称:gpt-4o

## 特征比对表格

技术特征描述以及公开性判断结果对比文件原文引用公开性论述
**技术特征A**:包括:具有第一读取余裕的第一磁性隧道结(MTJ)元件《隐含公开》[2]段:“TMR1とTMR2は、その面積が異なるなどして、それぞれの抵抗値も異なる。材料及び構造を適切に選ぶことによって、磁化が平行状態での抵抗RPと反平行状態での抵抗RAPとの抵抗比(TMR比)、及び書き込みに必要なしきい電流密度を、TMR1とTMR2において一定とすることができる。この図では、TMR1の面積がTMR2の面積より大きいとした図を示している。”对比文件明确公开了串联的两个TMR元件(TMR1和TMR2),且由于面积不同等因素,其电阻值不同。每个TMR元件具有平行状态电阻(RP)和反平行状态电阻(RAP),其差值(RAP - RP)即对应于该元件的读取余裕。虽然对比文件未直接使用“读取余裕”这一术语,但本领域技术人员公知,MTJ元件的读取操作依赖于其平行与反平行状态之间的电阻差,该电阻差即为读取余裕。因此,对比文件隐含公开了具有第一读取余裕的第一MTJ元件(对应于面积较小的TMR2,其电阻差较大)。
**技术特征B**:具有第二读取余裕的第二MTJ元件,所述第一读取余裕大于所述第二读取余裕的两倍《隐含公开》[2]段:“TMR1とTMR2は、その面積が異なるなどして、それぞれの抵抗値も異なる。...この図では、TMR1の面積がTMR2の面積より大きいとした図を示している。”;图7相关描述(参见[2]段):“TMR1が2倍のF(2Fと表記する)であり、TMR2がFである。...TMR1は、2F×Fの面積を持ち、また、TMR2はその半分である、F×Fの面積を持つ。”对比文件公开了两个面积不同的TMR元件,且TMR1的面积是TMR2的两倍(2F×F vs F×F)。在TMR比相同的条件下(如对比文件所述可通过材料和结构选择实现),每个元件的读取余裕(ΔR)与其平行状态电阻(RP)成正比,而RP与面积成反比。因此,面积较小的TMR2的读取余裕(ΔR2)将大于面积较大的TMR1的读取余裕(ΔR1)。当面积比为2倍时,可推导出ΔR2 = 2 * ΔR1。目标专利要求“第一读取余裕大于第二读取余裕的两倍”,即ΔR1 > 2*ΔR2。若将对比文件中的TMR2视为第一MTJ元件(读取余裕大),TMR1视为第二MTJ元件(读取余裕小),则ΔR2 > ΔR1,且通过调整面积比,可以实现ΔR2 > 2*ΔR1。本领域技术人员从对比文件公开的面积差异和电阻关系,能够合理推断出通过设计可使一个元件的读取余裕大于另一个的两倍以上。因此,该特征被隐含公开。
**技术特征C**:以及耦合在所述第一MTJ元件与所述第二MTJ元件之间的存取晶体管《直接公开》图1(a)(参见[2]段):“ビット線BLとソース線SLとの間に、ワード線WLで制御される選択トランジスタMCTと、2つのTMR素子TMR1とTMR2とが直列に接続されて配置されている。”对比文件附图1(a)及其描述明确示出,选择晶体管MCT与两个TMR元件(TMR1和TMR2)串联连接在比特线BL和源线SL之间。该选择晶体管即对应于目标专利中的存取晶体管,其耦合在两个TMR元件之间。因此,该技术特征被直接公开。
**技术特征D**:,其中所述存取晶体管的栅极耦合至字线,《直接公开》图1(a)(参见[2]段):“ビット線BLとソース線SLとの間に、ワード線WLで制御される選択トランジスタMCTと、2つのTMR素子TMR1とTMR2とが直列に接続されて配置されている。”对比文件明确记载选择晶体管MCT由字线WL控制。在图1(a)所示电路中,字线WL必然连接至选择晶体管的栅极以实现控制。因此,存取晶体管的栅极耦合至字线这一特征被直接公开。
**技术特征E**:其中所述第一MTJ元件、所述第二MTJ元件和所述存取晶体管形成多位自旋转移矩磁阻随机存取存储器(STT-MRAM)存储器单元《直接公开》[2]段:“この図1の構成例は、後述の動作方式によって、多値情報を書き込んだり、読み出したりすることができるという特徴を持つ。”;[2]段:“スピン注入磁化反転型素子を用いた多値磁気メモリ”。对比文件明确说明,图1所示的由两个TMR元件(TMR1, TMR2)和选择晶体管MCT串联构成的结构,能够通过所述动作方式进行多值信息的写入和读出,即实现多位存储。对比文件所称的“スピン注入磁化反転型素子”即对应于自旋转移矩(STT)技术,其构成的存储器即为STT-MRAM。因此,该特征被直接公开。
**技术特征F**:以及被配置成将所述STT-MRAM存储器单元的感测出的值与第二值进行比较的电路系统,所述第二值基于所述感测出的值与第一值的比较,《直接公开》图20及相关描述(参见[2]段):“センスアンプSAの入力の片方には、メモリセルMCに接続されたビット線BLが接続されている。...センスアンプSAの入力の他方には、参照セルMSが接続されている。...参照抵抗RR1〜RR3の値を定めると...読み出し電流の値を小さく(例えば書き込み電流の1/10程度等)設定することで、マージンを持った読み出しを行うことが可能となる。...読み出しも2つのステップで行われる。...最初のステップは、3つある参照抵抗のうち、中間のRR2を用いて行う。...この結果は、スイッチSLSBによってラッチ回路LALに格納される。...次のステップでは、CRSが、このLALに格納されている結果によって、RR3を選択するS3か、RR1を選択するS1かのいずれかを選択する。...この結果が、スイッチSMSBによってラッチ回路LAMに格納される。”对比文件详细描述了用于读取的电路系统,包括感测放大器SA、参考单元MS(包含三个参考电阻RR1, RR2, RR3)以及控制逻辑。读取过程分为两步:第一步,将来自存储单元的感测值(表现为电流或电压)与第一参考值(对应参考电阻RR2)进行比较,结果存入锁存器LAL;第二步,基于第一步比较的结果(LAL的内容),选择第二参考值(RR1或RR3),再次将感测值与该第二参考值进行比较,结果存入锁存器LAM。这完全对应于目标专利中“将感测出的值与第二值进行比较,所述第二值基于所述感测出的值与第一值的比较”的电路系统配置和操作。因此,该特征被直接公开。
**技术特征G**:其中所述第一值是与所述第二MTJ元件相关联的第一参考电平,《隐含公开》[2]段:“本実施の形態1の半導体記憶装置では、例えば図2のビット割り付けに示すように、面積が大きい(書き込み電流が大きく、抵抗が小さい)TMR素子(TMR1)の情報を上位ビットに割り付け、面積が小さい(書き込み電流が小さく、抵抗が大きい)TMR素子(TMR2)の情報を下位ビットに割り付けている。...読み出し時には、逆に、面積が小さい(抵抗が大きい)TMR素子(TMR2)から順に読み出しを行っている。”;结合图20和[2]段读取描述。在对比文件的读取方案中,第一步使用参考电阻RR2进行比较,以确定下位比特(对应面积小的TMR2的状态)。第二步根据第一步结果选择RR1或RR3,以确定上位比特(对应面积大的TMR1的状态)。目标专利中,“第二MTJ元件”为尺寸大、读取余裕小的元件,对应于对比文件中的TMR1(上位比特)。目标专利中读取第二MTJ元件时使用的“第一参考电平”是与该元件相关联的。在对比文件中,虽然第一步比较使用的RR2主要用于确定下位比特(TMR2),但整个两步比较过程的最终目的是确定包括TMR1状态在内的完整单元状态。用于确定TMR1(第二MTJ元件)状态的第二步比较所依赖的参考值(RR1或RR3)的选择,是基于第一步比较(使用RR2)的结果。本领域技术人员可以理解,在该读取架构下,用于区分TMR1不同状态的第一参考电平实质上由第一步比较所隐含或决定(例如,RR2作为一个分界点,其比较结果指示了后续应使用RR1还是RR3,而RR1和RR3的值是与TMR1的状态范围相关联的)。因此,可以认为对比文件隐含公开了“第一值是与第二MTJ元件相关联的第一参考电平”这一特征。
**技术特征H**:并且所述第二值是与所述第二MTJ元件相关联的第二参考电平,《隐含公开》同上,结合图20和[2]段读取描述。如特征G论述所述,在对比文件的两步读取法中,第二步使用的参考值(RR1或RR3)是直接用于确定上位比特(即TMR1,对应于目标专利的第二MTJ元件)的电阻状态的。因此,该第二参考值(RR1或RR3)明确与第二MTJ元件(TMR1)相关联。本领域技术人员能够直接且毫无疑义地得出此结论。因此,该特征被直接公开。
**技术特征I**:以及其中所述第一参考电平和所述第二参考电平是从平均参考电平值推导的《未公开》对比文件未提及相关内容。对比文件描述了参考电阻RR1、RR2、RR3是预设的,用于区分存储单元的四个合成电阻状态。没有记载这些参考电平值是从“平均参考电平值”推导而来的,也没有提及通过“初始化设备”或“其它MTJ结构”来确定该平均参考电平值。因此,该技术特征未被对比文件公开。
**技术特征J**:,所述平均参考电平值从初始化设备确定或者由其它MTJ结构确定。《未公开》对比文件未提及相关内容。理由同特征I。对比文件未公开参考电平的此种特定推导或确定方式。
**技术特征K**:其特征在于,进一步包括,耦合至所述第一MTJ元件的位线以及耦合至所述第二MTJ元件的源线,其中所述电路系统被进一步配置成基于所述感测出的值与所述第二值的关系来确定所述第二MTJ元件的电阻状态。《直接公开》图1(a)(参见[2]段):“ビット線BLとソース線SLとの間に、ワード線WLで制御される選択トランジスタMCTと、2つのTMR素子TMR1とTMR2とが直列に接続されて配置されている。”;结合图20的读取电路系统描述。对比文件图1(a)明确示出比特线BL连接至TMR1,源线SL连接至选择晶体管MCT和TMR2。若将TMR1视为第一MTJ元件,TMR2视为第二MTJ元件,则符合“位线耦合至第一MTJ元件,源线耦合至第二MTJ元件”的配置。同时,如特征F所述,对比文件的电路系统(图20)通过两步比较,最终基于感测值与第二参考值(RR1或RR3)的比较结果,确定上位比特的状态,即确定了第二MTJ元件(TMR1)的电阻状态。因此,该特征被直接公开。
**技术特征L**:其特征在于,所述存取晶体管被配置成响应于字线信号而将所述第一MTJ元件耦合至所述第二MTJ元件。《直接公开》图1(a)及相关描述(参见[2]段):“ビット線BLとソース線SLとの間に、ワード線WLで制御される選択トランジスタMCTと、2つのTMR素子TMR1とTMR2とが直列に接続されて配置されている。”对比文件明确指出选择晶体管MCT由字线WL控制。当字线WL被激活(施加信号)时,选择晶体管导通,从而将串联的两个TMR元件(TMR1和TMR2)连接在比特线BL和源线SL之间,即实现了将第一MTJ元件与第二MTJ元件耦合。因此,该特征被直接公开。
**技术特征M**:其特征在于,所述存取晶体管是n型金属氧化物半导体(NMOS)晶体管。《未公开》对比文件未明确指定选择晶体管MCT的具体类型。对比文件多处提及“選択トランジスタMCT”或“MOSトランジスタ”,但未明确其沟道类型为n型(NMOS)还是p型(PMOS)。虽然本领域技术人员在制造此类电路时通常可能选择NMOS,但对比文件文本本身并未提供明确依据。因此,该具体类型特征未被公开。
**技术特征N**:其特征在于,所述存取晶体管是p型金属氧化物半导体(PMOS)晶体管。《未公开》对比文件未明确指定选择晶体管MCT的具体类型。理由同特征M。对比文件未公开存取晶体管为PMOS晶体管。
**技术特征O**:其特征在于,所述第一MTJ元件具有第一数据保持时间,并且所述第二MTJ元件具有比所述第一数据保持时间长的第二数据保持时间。《未公开》对比文件未提及数据保持时间(Data Retention Time)及其与MTJ元件尺寸的关系。对比文件专注于通过面积差异实现不同的写入电流阈值和电阻值以进行多值存储,并未讨论或涉及数据保持时间这一特性。因此,该技术特征未被对比文件公开。
**技术特征P**:其特征在于,所述第一MTJ元件具有第一大小,并且所述第二MTJ元件具有大于所述第一大小的两倍的第二大小。《直接公开》[2]段(图7相关描述):“TMR1が2倍のF(2Fと表記する)であり、TMR2がFである。...TMR1は、2F×Fの面積を持ち、また、TMR2はその半分である、F×Fの面積を持つ。”对比文件明确记载了TMR1的面积是TMR2面积的两倍(2F x F vs F x F)。若将TMR2视为第一MTJ元件(尺寸小),TMR1视为第二MTJ元件(尺寸大),则第二MTJ元件(TMR1)的面积大于第一MTJ元件(TMR2)面积的两倍(等于两倍)。该描述直接公开了尺寸差异及具体的倍数关系。因此,该特征被直接公开。
**技术特征Q**:其特征在于,所述第二MTJ元件与由所述第一值指示的第一参考电平和由所述第二值指示的第二参考电平相关联,并且其中所述第一MTJ元件与一个参考电平相关联。《隐含公开》结合图20的读取方法及[2]段关于比特分配的描述。在对比文件的读取方案中,确定存储单元的两位信息需要两步比较。第一步使用参考电阻RR2进行比较,其结果(存入LAL)直接对应于下位比特,即面积小的TMR2(第一MTJ元件)的状态信息(虽然是通过整个单元电阻与RR2比较间接得出,但结果明确区分了TMR2的两种可能状态组合)。因此,第一MTJ元件(TMR2)的确定主要与一个参考电平(RR2)相关联。第二步,基于第一步的结果,选择RR1或RR3进行比较,其结果(存入LAM)对应于上位比特,即面积大的TMR1(第二MTJ元件)的状态。因此,第二MTJ元件(TMR1)的确定与两个参考电平(RR1和RR3,其选择基于第一次比较)相关联。本领域技术人员从该读取逻辑中可以合理推断出此关联关系。因此,该特征被隐含公开。
**技术特征R**:其特征在于,进一步包括其中集成有所述第一MTJ元件、所述第二MTJ元件和所述存取晶体管的装置,所述装置选自移动电话、平板设备、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、以及计算机。《未公开》对比文件未提及将所述存储器单元集成于任何具体的终端装置或设备中。对比文件仅描述了半导体存储装置本身的构成和操作,并未提及其具体应用场景或集成的终端设备类型。因此,该限定具体应用装置的特征未被对比文件公开。

<<<C>>><<<D>>><<<E>>><<<F>>><<<H>>><<<K>>><<<L>>><<<P>>><<<a>>><<<b>>><<<g>>><<<q>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE