**对比文件名称**：2013-09-12_发明申请_US20130235656A1 MAGNETIC TUNNEL JUNCTION DEVICE AND FABRICATION
**目标专利名称**：用于存储器器件的金属化工艺 CN107924994B
**模型名称**：深度分析模型
## 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：所述方法包括：形成第一金属化层，所述第一金属化层耦合至器件的逻辑器件<br>**《直接公开》** | [0024] “A first copper damascene process may be performed to open bottom trenches 202, and bottom vias 204 in the first insulating layer 104, to plate or otherwise deposit copper in the bottom trenches 202 and in the bottom vias 204, and to perform a copper chemical mechanical planarization. For example, a logic process may define placement of the copper in the bottom trench 202 and in the bottom via 204 in the logic area 110.”<br>（可执行第一铜镶嵌工艺以在第一绝缘层104中打开底部沟槽202和底部通孔204，将铜电镀或沉积在底部沟槽202和底部通孔204中，并执行铜化学机械平坦化。例如，逻辑工艺可以定义逻辑区域110中铜在底部沟槽202和底部通孔204中的放置。） | 对比文件公开了在逻辑区域（logic area 110）执行铜镶嵌工艺，形成铜填充的底部沟槽202和底部通孔204。这些铜填充结构即金属化层，并且根据其描述，它们由“逻辑工艺”定义，其用途是耦合至逻辑器件（位于逻辑区域）。本领域技术人员能够毫无疑义地确定，对比文件公开了形成耦合至器件逻辑器件的金属化层（即第一金属化层）。因此，该技术特征被**直接公开**。 |
| **技术特征B**：以及形成专用金属化层，所述专用金属化层耦合至所述器件的磁阻随机存取存储器MRAM模块，<br>**《未公开》** | 无明确对应引用。对比文件描述了MRAM区域（MRAM area 108）的磁性隧道结（MTJ）结构402（参见[0027]），以及后续形成的顶部电极502、逻辑覆盖层602、第三绝缘层604及其中的顶部沟槽702和通孔704、706（参见[0033]）。这些结构服务于MTJ器件，但并未被描述为独立于逻辑器件金属化层之外的“专用金属化层”。 | 目标专利中的“专用金属化层”特指专为MRAM模块定制的、独立于逻辑器件布线的金属化层（如位线147、触点153/154）。对比文件虽然公开了MRAM器件的结构（如MTJ 402、顶部电极502）及其与上层金属（如顶部沟槽702）的连接，但并未公开一个专用于MRAM模块布线、独立形成且功能上等同于目标专利中“专用金属化层”的独立金属化层。本领域技术人员无法从对比文件中直接或隐含地得出该技术方案。因此，该技术特征**未被公开**。 |
| **技术特征C**：其中所述专用金属化层不同于所述第一金属化层，并且其中所述专用金属化层不与所述逻辑器件共享。<br>**《未公开》** | 无明确对应引用。对比文件图7显示了MRAM区域108和逻辑区域110具有不同的结构（MTJ器件714与铜填充沟槽202），但未明确说明存在两个独立且不共享的金属化层。 | 该技术特征依赖于“专用金属化层”的存在。由于技术特征B（专用金属化层）未被对比文件公开，因此关于该专用金属化层“不同于第一金属化层”且“不与逻辑器件共享”的特征自然也未被公开。即使考虑对比文件中的不同结构，其也未明确揭示目标专利所强调的“独立”与“不共享”的布线关系。因此，该技术特征**未被公开**。 |
| **技术特征D**：其特征在于，所述第一金属化层是使用后端制程BEOL金属化工艺来形成的，其中所述专用金属化层是使用专用于形成与所述MRAM模块相关联的一个或多个组件的金属化工艺来形成的。<br>**《未公开》** | [0024] 提及了“a first copper damascene process”（第一铜镶嵌工艺），这通常是BEOL金属化工艺的一部分。<br>未提及专用于MRAM组件的独立金属化工艺。 | 对比文件公开了使用铜镶嵌工艺形成金属化结构，这可以对应于BEOL工艺。然而，对比文件完全没有提及存在一个“专用于形成与MRAM模块相关联的一个或多个组件的金属化工艺”，该工艺独立于形成逻辑器件金属化层的工艺。目标专利的核心思想之一就是使用这种定制工艺。因此，该技术特征**未被公开**。 |
| **技术特征E**：其特征在于，所述BEOL金属化工艺指定正整数n个金属化层，并且其中所述器件包括至少n+1个金属化层。<br>**《未公开》** | 无任何相关引用。 | 对比文件全文未提及任何关于BEOL金属化工艺指定金属化层数量（n）以及器件实际包含层数（n+1）的内容。这是一个具体的量化特征，无法从对比文件中推断得出。因此，该技术特征**未被公开**。 |
| **技术特征F**：其特征在于，形成所述专用金属化层包括执行镶嵌工艺以形成所述一个或多个组件，并且其中所述一个或多个组件包括以下一者或多者：所述MRAM模块的位线或所述MRAM模块的阵列触点。<br>**《未公开》** | [0033] “A second copper damascene process may be performed to open top trenches 702 in the third insulating layer 604 and to open at least one of a top via 704 to the patterned top electrode 502 and a logic via 706 to the copper in the bottom trench 202, to plate or otherwise deposit copper in the top trenches 702 and in the at least one of the top via 704 and the logic via 706, and to perform a copper chemical mechanical planarization.”<br>（可执行第二铜镶嵌工艺以在第三绝缘层604中打开顶部沟槽702，并打开至图案化顶部电极502的顶部通孔704和/或至底部沟槽202中铜的逻辑通孔706，将铜电镀或沉积在顶部沟槽702以及顶部通孔704和/或逻辑通孔706中，并执行铜化学机械平坦化。） | 对比文件公开了执行铜镶嵌工艺（第二铜镶嵌工艺）以形成顶部沟槽702和通孔704、706。然而，这些结构（顶部通孔704、逻辑通孔706）并未被描述为“MRAM模块的位线”或“MRAM模块的阵列触点”。它们用于连接MTJ器件（顶部电极）和逻辑金属，但功能定义不明确，并非目标专利中定义的专用于MRAM的位线或触点组件。因此，该技术特征**未被直接公开**。同时，由于缺乏对“专用金属化层”及其特定组件（位线、阵列触点）的公开，也无法认为其被隐含公开。 |
| **技术特征G**：其特征在于，进一步包括在形成所述专用金属化层之后形成第三金属化层，其中所述第一金属化层与第一节距相关联，所述第一节距小于与所述第三金属化层相关联的第二节距，其中所述专用金属化层被配置成利用所述第一金属化层的所述第一节距来形成与所述MRAM模块相关联的一个或多个组件，并且其中所述一个或多个组件包括基于电阻的存储元件。<br>**《未公开》** | 对比文件公开了在底部金属化结构（沟槽202）和顶部金属化结构（沟槽702）之间形成MTJ器件（基于电阻的存储元件）。但未提及任何金属化层的“节距”（pitch）及其比较关系（第一节距小于第二节距）。也未提及“专用金属化层”被配置成利用第一金属化层的节距。 | 该技术特征包含多个限定：第三金属化层、节距关系、专用金属化层利用第一节距、组件包括基于电阻的存储元件。虽然对比文件公开了“基于电阻的存储元件”（即MTJ器件），但其他关键限定，尤其是关于不同金属化层之间节距差异以及专用金属化层利用密集节距的核心思想，在对比文件中完全没有记载。本领域技术人员无法从中推断出该技术方案。因此，该技术特征**未被公开**。 |
| **技术特征H**：其特征在于，所述第一节距是遵循所述器件的后端制程BEOL金属化工艺的特定节距。<br>**《未公开》** | 无任何相关引用。 | 该技术特征是对技术特征G中“第一节距”的进一步限定。由于对比文件未公开任何关于金属化层“节距”的内容，更未提及该节距是遵循BEOL工艺的特定节距。因此，该技术特征**未被公开**。 |
| **技术特征I**：其特征在于，所述第一金属化层具有第一密度，所述第一密度大于与所述第三金属化层相关联的第二密度。<br>**《未公开》** | 无任何相关引用。 | 该技术特征涉及金属化层的密度比较。对比文件未提及或暗示任何金属化层的“密度”概念及其比较关系。因此，该技术特征**未被公开**。 |
| **技术特征J**：其特征在于，形成所述第一金属化层和形成所述专用金属化层是通过处理器执行指令来发起的。<br>**《隐含公开》** | [0054] “The computer may be coupled to one or more semiconductor fabrication devices and configured to execute instructions to initiate formation of a magnetic tunnel junction (MTJ) device on a structure that includes a bottom cap layer and a bottom metal-filled trench having a normal axis... The computer may also be configured to execute instructions stored at the computer readable medium to initiate a copper damascene process to open a top trench in the insulating layer, to open a top via to the top electrode, to open a logic via to metal in the bottom metal-filled trench...”<br>（计算机可耦合至一个或多个半导体制造设备并被配置为执行指令，以启动在包括底部覆盖层和具有法线的底部金属填充沟槽的结构上形成磁性隧道结（MTJ）器件……计算机还可被配置为执行存储在计算机可读介质上的指令，以启动铜镶嵌工艺，在绝缘层中打开顶部沟槽，打开至顶部电极的顶部通孔，打开至底部金属填充沟槽中金属的逻辑通孔……） | 对比文件明确公开了通过计算机（内含处理器）执行指令来“initiate”（启动）MTJ器件的形成以及铜镶嵌工艺（该工艺用于形成金属化结构，如通孔和沟槽）。虽然对比文件未明确将形成的金属化结构划分为“第一金属化层”和“专用金属化层”，但本领域技术人员基于对半导体制造自动化的普遍认知，可以合理推断：在对比文件所描述的集成制造流程中，无论是形成逻辑区域的金属化结构（第一铜镶嵌工艺）还是形成与MTJ器件连接的金属化结构（第二铜镶嵌工艺），都可以通过处理器执行相应的指令来发起。这是一种隐含的、必然的制造控制方式。因此，该技术特征被**隐含公开**。 |
<<<A>>><<<j>>>