**对比文件名称**：2015-10-29_发明申请_US20150311251A1 INTEGRATED CIRCUITS WITH SPIN TORQUE TRANSFER MAGNETIC RANDOM ACCESS MEMORY AND METHODS FOR FABRICATING THE SAME
**目标专利名称**：用于存储器器件的金属化工艺 CN107924994B
**本次调用的模型名称**：DeepSeek最新版本模型
根据目标专利说明书，其核心在于为MRAM模块提供一个独立于逻辑器件布线的“专用金属化层”，该层通常插入在BEOL工艺指定的密集金属层（如M5）和厚金属层（如M6）之间，以实现高密度存储和低寄生效应，同时简化集成设计。
以下是根据目标专利权利要求的技术特征划分，与对比文件进行的比对分析：
## 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：所述方法包括：形成第一金属化层，所述第一金属化层耦合至器件的逻辑器件<br>**《直接公开》** | 参见说明书第[0022]段：`Each portion 101 and 102 of the integrated circuit structure illustrated in FIG. 1 includes an inter-layer dielectric (ILD) layer 113 and a metallization layer 112 within the ILD layer 113.` 以及第[0023]段：`The microelectronic elements are interconnected to form the integrated circuit device, such as a logic device...` | 对比文件明确公开了在集成电路结构中存在金属化层（如112），并且该金属化层用于互连形成集成电路器件（例如逻辑器件）。图1-14所示的逻辑部分（102）中的金属化层112即是耦合至逻辑器件的布线层。因此，本领域技术人员能够毫无疑义地得出对比文件公开了“形成第一金属化层，所述第一金属化层耦合至器件的逻辑器件”这一技术特征。 |
| **技术特征B**：以及形成专用金属化层，所述专用金属化层耦合至所述器件的磁阻随机存取存储器MRAM模块，<br>**《未公开》** | 对比文件描述了STT-MRAM结构的形成（例如图4-10中的堆叠125/128），并且该结构最终通过通孔（135A）与上方的金属化层（136）连接（图13-14）。然而，通孔135A和金属化层136并非专门为MRAM模块形成。例如，在逻辑部分102，相同的工艺步骤同时形成了连接逻辑器件金属化层112的通孔135B和金属化层136B（图12-14）。 | 目标专利的“专用金属化层”核心在于“专用”或“定制”，即该层独立形成并专用于MRAM模块的互连，而非与逻辑器件共享。对比文件中的金属化层136（例如M5）是通过标准BEOL工艺同时为存储部分101和逻辑部分102形成的布线层，它既连接MRAM结构（通过135A），也连接逻辑部分的金属化层112（通过135B），因此是**共享**的金属化层。对比文件没有公开一个专门为MRAM模块形成、独立于逻辑器件布线的金属化层。因此，该技术特征未被公开。 |
| **技术特征C**：其中所述专用金属化层不同于所述第一金属化层，并且其中所述专用金属化层不与所述逻辑器件共享。<br>**《未公开》** | 如上所述，对比文件中的金属化层112（例如M4）和136（例如M5）是BEOL工艺中连续的、标准化的互连层。MRAM结构（125/128）形成在金属化层112之上，并通过通孔135A连接到其上的金属化层136。逻辑器件的布线也使用相同的金属化层112和136。 | 目标专利强调“专用金属化层”与逻辑器件的布线层“不共享”。在对比文件中，MRAM结构和逻辑器件共同使用相同的金属化层（如112和136）进行垂直和水平互连，不存在一个插入其中、仅服务于MRAM而不被逻辑器件使用的独立金属化层。因此，“不同于”且“不共享”的关系未被公开。 |
| **技术特征D**：其特征在于，所述第一金属化层是使用后端制程BEOL金属化工艺来形成的，其中所述专用金属化层是使用专用于形成与所述MRAM模块相关联的一个或多个组件的金属化工艺来形成的。<br>**《未公开》** | 说明书第[0022]段提及了ILD和金属化层的形成，第[0040]段指出后续工艺可使用标准的“back-end-of-the-line (BEOL) processes”。整个制造流程描述的是集成STT-MRAM的标准半导体工艺。 | 对比文件公开了使用BEOL工艺形成金属化层（如112， 136）。然而，它没有公开存在两种不同的金属化工艺：一种用于形成逻辑器件的第一金属化层，另一种**专用于**形成MRAM模块组件（如位线、触点）的金属化工艺。对比文件中的MRAM相关结构（如底部电极、MTJ、顶部电极）的形成是器件层面的加工，其互连（通孔、金属线）仍依赖于标准的BEOL金属化层，而非一个额外的、定制的专用金属化层工艺。因此，该特征未被公开。 |
| **技术特征E**：其特征在于，所述BEOL金属化工艺指定正整数n个金属化层，并且其中所述器件包括至少n+1个金属化层。<br>**《未公开》** | 对比文件提到了不同层级的金属化层，例如M4（112）和M5（136）（第[0039], [0040]段），以及可能更多的层（图15）。但并未提及一个预设的BEOL工艺指定了确切的“n”个金属化层，然后为了MRAM而额外增加（n+1）层的概念。 | 目标专利的核心构思之一是在标准BEOL金属化层数量（n）的基础上，为MRAM插入一个额外的专用层，从而使总层数至少为n+1。对比文件仅展示了包含MRAM的集成电路具有多个金属化层，这是一种常规设计，并未揭示这种“在指定层数之外插入定制层”的特定设计理念和层数关系。因此，该特征未被公开。 |
| **技术特征F**：其特征在于，形成所述专用金属化层包括执行镶嵌工艺以形成所述一个或多个组件，并且其中所述一个或多个组件包括以下一者或多者：所述MRAM模块的位线或所述MRAM模块的阵列触点。<br>**《未公开》** | 对比文件中通孔（135A， 135B）和金属化层（136）的形成可能涉及镶嵌工艺（第[0038], [0039]段）。然而，这些组件是标准的互连结构，并非专用于MRAM的“位线”或“阵列触点”。对比文件中MRAM的“位线”功能可能由顶部电极或上方的金属化层136实现，但该层136并非“专用”。 | 虽然对比文件可能使用镶嵌工艺形成互连，但目标专利的“专用金属化层”特指为MRAM模块**专门形成**的、包含其特定组件（如位线、阵列触点）的层。对比文件中没有这样一个独立的、通过专门工艺形成的层，其组件同时被明确界定为MRAM的位线或阵列触点。因此，该特征未被公开。 |
| **技术特征G**：其特征在于，进一步包括在形成所述专用金属化层之后形成第三金属化层，其中所述第一金属化层与第一节距相关联，所述第一节距小于与所述第三金属化层相关联的第二节距，其中所述专用金属化层被配置成利用所述第一金属化层的所述第一节距来形成与所述MRAM模块相关联的一个或多个组件，并且其中所述一个或多个组件包括基于电阻的存储元件。<br>**《未公开》** | 对比文件描述了不同层级的金属化层（如M4和M5），但未对其节距（pitch）进行任何比较或说明。也没有提及利用某一层的更小节距来形成MRAM组件（如MTJ）。MTJ（基于电阻的存储元件）的形成（第[0027]段）是独立的工艺模块，其尺寸和密度并非通过利用其下方金属化层（112）的节距来实现。 | 目标专利的关键点在于专用金属化层插入在密集金属层（小节距）和厚金属层（大节距）之间，从而**利用密集层的节距**实现MRAM元件的高密度集成。对比文件完全没有涉及不同金属化层的节距差异及其与MRAM器件密度之间的关系。MTJ作为存储元件在对比文件中是已知的，但将其尺寸与特定金属化层的节距相关联的技术构思未被公开。 |
| **技术特征H**：其特征在于，所述第一节距是遵循所述器件的后端制程BEOL金属化工艺的特定节距。<br>**《未公开》** | 对比文件没有提及任何关于金属化层节距的具体信息，更未将其描述为BEOL工艺所指定的“特定节距”。 | 该特征是对技术特征G中“第一节距”的进一步限定。由于对比文件未公开金属化层之间存在节距差异（技术特征G未公开），因此这一具体限定自然也未被公开。 |
| **技术特征I**：其特征在于，所述第一金属化层具有第一密度，所述第一密度大于与所述第三金属化层相关联的第二密度。<br>**《未公开》** | 对比文件未对不同金属化层的“密度”进行任何描述或比较。 | 密度通常与节距相关，小节距意味着高布线密度。由于对比文件未公开节距差异（技术特征G），因此也未公开由此导致的密度差异。该特征未被公开。 |
| **技术特征J**：其特征在于，形成所述第一金属化层和形成所述专用金属化层是通过处理器执行指令来发起的。<br>**《未公开》** | 对比文件说明书描述的是制造方法的物理步骤和工艺过程，属于技术方案本身。没有提及任何由处理器执行指令来发起或控制这些制造步骤的内容。 | 该特征限定了制造过程的发起方式，即通过处理器执行指令（例如在自动化制造系统中）。对比文件仅公开了制造方法的技术方案，并未公开该方案是如何被发起或执行的。因此，该特征未被公开。 |
## 总结
综上所述，对比文件US20150311251A1仅直接公开了技术特征A（形成耦合至逻辑器件的第一金属化层）。该对比文件描述了一种将STT-MRAM结构集成到标准BEOL互连层中的方法，其所有金属化层（如M4, M5）均为逻辑和存储部分所共享，并未公开目标专利的核心构思——即为MRAM模块插入一个独立于逻辑器件布线的、专用的、定制的金属化层，并利用该层与特定节距金属层的关系来实现高密度和低寄生效应集成。因此，技术特征B至J均未被对比文件直接公开或隐含公开。
<<<A>>>