返回项目页面
对比文件列表
1993-05-25_US5214308A_发明授权_US5214308A Substrate for packaging a semiconductor device_+++A_b+++.docx
2026-03-10 16:02
1997-06-20_None_发明专利_JPH09162527A Printed board for mounting bga thereon_+++A_B_F_O_m+++.docx
2026-03-10 16:02
1998-06-26_None_发明专利_JPH10173296A Manufacture of printed wiring board_+++A_B_F_M_N+++.docx
2026-03-10 16:02
1998-12-22_None_发明专利_JPH10340929A Wiring board for mounting electronic part_+++A_B_F_K_M_N_c_g+++.docx
2026-03-10 16:02
2000-03-03_JP2000068399A_发明专利_JP2000068399A Semiconductor device_+++A_B_C_D_F_M_N_O_g+++.docx
2026-03-10 16:02
2000-08-29_US6111309A_发明授权_US6111309A Semiconductor device_+++A_B_C_F_G+++.docx
2026-03-10 16:02
2003-05-27_US6569604B_发明授权_US06569604B1 Blind via formation in a photoimageable dielectric material_+++A_C_F_O_b_d_g_k_m+++.docx
2026-03-10 16:02
2004-02-26_US2004036170A_发明申请_US20040036170A1 Double bumping of flexible substrate for first and second level interconnects_+++A_B_C_D_F_G_O+++.docx
2026-03-10 16:02
2004-07-22_JP2004207542A_发明专利_JP2004207542A Package for storing light emitting element and light emitting device_+++A_B+++.docx
2026-03-10 16:02
2005-02-02_CN1574349A_发明公开_CN1574349A 大规模集成电路封装_+++A_C_G_M_N_b+++.docx
2026-03-10 16:02
2008-04-30_JP4082220B_发明专利_JP4082220B2 Wiring board, a method of manufacturing a semiconductor module and semiconductor module_+++A_b_c_k_l_m_n_o+++.docx
2026-03-10 16:02
2009-07-02_US2009166396A_发明申请_US20090166396A1 MICROBALL ATTACHMENT USING SELF-ASSEMBLY FOR SUBSTRATE BUMPING_+++A_B_F_o+++.docx
2026-03-10 16:02
2010-04-27_US7704796B_发明授权_US07704796B2 Semiconductor device and method of forming recessed conductive vias in saw streets_+++A_B_F_O_g+++.docx
2026-03-10 16:03
2011-06-23_JP2011124382A_发明专利_JP2011124382A Printed wiring board, printed wiring board unit, and electronic device_+++A_B_F_M_N_o+++.docx
2026-03-10 16:03
2011-07-21_JP2011142203A_发明专利_JP2011142203A Substrate and wiring method for substrate_+++A_B_O+++.docx
2026-03-10 16:03
2011-08-04_US2011186998A_发明申请_US20110186998A1 RECESSED SEMICONDUCTOR SUBSTRATES_+++A_B_L_O_c_d_f_g+++.docx
2026-03-10 16:03
2011-11-16_TW201140714A_发明专利_TW201140714A 凹入的半導體基底和相關技術 RECESSED SEMICONDUCTOR SUBSTRATES AND ASSOCIATED TECHNIQUES_+++A_B_C_G_L_O+++.docx
2026-03-10 16:03
2011-11-16_TW201140768A_发明专利_TW201140768A 凹陷的半導體基底 RECESSED SEMICONDUCTOR SUBSTRATES_+++A_B_F_G_L_O_c_d_p+++.docx
2026-03-10 16:03
2011-11-17_WO2011097089A_发明申请_WO2011097089A2 RECESSED SEMICONDUCTOR SUBSTRATES_+++A_B_L_O_f_g+++.docx
2026-03-10 16:03
2012-03-13_US8134242B_发明授权_US08134242B2 Integrated circuit package system with concave terminal_+++B_F_o+++.docx
2026-03-10 16:03
2012-09-19_CN102687255A_发明公开_CN102687255A 凹陷半导体衬底_+++A_B_F_G_L_O_c+++.docx
2026-03-10 16:03
2012-10-10_CN102723306A_发明公开_CN102723306A 一种利用穿硅通孔的微波多芯片封装结构及其制作方法_+++A_B_C_d_e_i+++.docx
2026-03-10 16:03
2012-12-17_KR1020120135897A_发明公开_KR1020120135897A 리세스된 반도체 기판_+++A_B_G_L_O+++.docx
2026-03-10 16:03
2013-01-31_US2013026609A_发明申请_US20130026609A1 PACKAGE ASSEMBLY INCLUDING A SEMICONDUCTOR SUBSTRATE WITH STRESS RELIEF STRUCTURE_+++A_B_F_c_g+++.docx
2026-03-10 16:03
2013-05-23_WO2013072775A_发明申请_WO2013072775A2 PACKAGE ASSEMBLY INCLUDING A SEMICONDUCTOR SUBSTRATE WITH STRESS RELIEF STRUCTURE_+++A_B_F_O_c_d_g_p+++.docx
2026-03-10 16:03
2013-06-01_TW201322418A_发明专利_TW201322418A 包括具有應力消除結構的半導體基板的封裝組裝_+++A_B_F_O_c_g+++.docx
2026-03-10 16:03
2014-05-08_US2014124961A_发明申请_US20140124961A1 TECHNIQUES AND CONFIGURATIONS FOR RECESSED SEMICONDUCTOR SUBSTRATES_+++A_F_G_L_b_c_o_p+++.docx
2026-03-10 16:03
2014-10-08_CN102723306B_发明授权_CN102723306B 一种利用穿硅通孔的微波多芯片封装结构及其制作方法_+++A_B_C_e_g_i+++.docx
2026-03-10 16:03
2014-10-16_US2014306350A_发明申请_US20140306350A1 METHOD OF MANUFACTURING THROUGH-GLASS VIAS_+++A_B_c_d_o+++.docx
2026-03-10 16:03
2015-03-04_CN102687255B_发明授权_CN102687255B 凹陷半导体衬底_+++A_B_L_O+++.docx
2026-03-10 16:03
2015-07-02_JP2013219182A_发明专利_JP2013219182A5 JP2013219182A5 - Printed circuit board and the printed circuit board_+++A_B+++.docx
2026-03-10 16:03
US2004184219A1_Description_20260223_1512_+++A_B_C_O_d_h+++.docx
2026-03-10 16:03
未完成_+++A_E_I_b_c_d_f_g_k_o+++.docx
2026-03-10 16:03
2015-03-04_CN102687255B_发明授权_CN102687255B 凹陷半导体衬底_+++A_B_L_O+++.docx

对比文件名称:2015-03-04_CN102687255B_发明授权_CN102687255B 凹陷半导体衬底

目标专利名称:203具有无源器件的低剖型封装CN106030782B

本次调用的模型名称:DeepSeek

### 特征比对表格

技术特征描述及公开性判断结果对比文件原文引用公开性论述
**技术特征A**:包括:基板<br>**《直接公开》**第[0018]段:“封装组件100包括半导体衬底102,该半导体衬底是基本上包括半导体材料(如例如硅(Si))的衬底或者中介片。”对比文件明确公开了封装组件包含“半导体衬底102”,其作为整个装置的基础结构,对应于目标专利中的“基板”。本领域技术人员能够毫无疑义地确定对比文件公开了“基板”这一技术特征。
**技术特征B**:在所述基板的第一表面中的第一凹陷<br>**《直接公开》**第[0018]段:“第一表面A1的部分相对于第一表面A1的其它部分被凹陷以形成半导体衬底102的凹陷区域104。”对比文件明确记载了在半导体衬底(基板)的第一表面(A1)中形成“凹陷区域104”,该凹陷区域即对应于目标专利的“第一凹陷”。其作用在于形成更薄的区域以便于制作过孔并降低封装厚度,与目标专利中设置凹陷以容纳互连、降低封装高度的作用虽不完全相同,但均涉及在基板表面形成凹陷结构。技术方案本身已被直接公开。
**技术特征C**:多个第一穿基板通孔,所述第一穿基板通孔延伸穿过所述基板的非凹陷部分<br>**《未公开》**第[0020]-[0021]段:“一个或者多个过孔108形成于半导体衬底102的凹陷区域104中。一个或者多个过孔108一般提供在半导体衬底102的第一表面A1与第二表面A2之间的电或者热通路。”对比文件明确记载过孔(108)是“形成于半导体衬底102的凹陷区域104中”。这意味着过孔是穿过凹陷区域(即厚度T1的减薄部分)的。目标专利明确限定第一穿基板通孔“延伸穿过所述基板的非凹陷部分”,即通孔穿过的是未被凹陷减薄的基板主体部分(厚度T2区域)。对比文件通孔的位置(凹陷区域)与目标专利通孔的位置(非凹陷部分)不同,且对比文件未描述有穿过非凹陷部分的通孔。因此,对比文件未公开该技术特征。
**技术特征D**:所述多个第一穿基板通孔中的每一者在所述第一表面中毗邻所述第一凹陷的区域中具有第一端<br>**《未公开》**第[0020]-[0021]段:“一个或者多个过孔108形成于半导体衬底102的凹陷区域104中。”该技术特征依赖于特征C定义的“第一穿基板通孔”。如上所述,对比文件未公开穿过“非凹陷部分”的通孔。其过孔108位于凹陷区域104内部,其第一端(位于第一表面A1)必然位于凹陷区域104内,而非目标专利所限定的“毗邻所述第一凹陷的区域中”。因此,该特征未被公开。
**技术特征E**:其中所述多个第一穿基板通孔中的一个通孔通过所述基板的相对第二表面上的导体与所述多个第一穿基板通孔中的另一通孔耦合以形成嵌入式电感器<br>**《未公开》**无相关描述。对比文件全文未提及任何“电感器”,也未描述通过基板第二表面上的导体将两个通孔耦合以形成电感结构。其过孔108用于提供电或热通路,连接裸片与封装互连,或用于散热,作用与形成嵌入式电感器完全不同。因此,该特征既未被直接公开,也未被隐含公开。
**技术特征F**:所述器件的第一互连,所述第一互连被包括在所述第一凹陷内并且被耦合至所述第一凹陷<br>**《未公开》**第[0033]段:“一个或者多个封装互连结构114(如比如一个或者多个焊球、金属杆或者凸块)可以形成于一个或者多个重新分布层110上”。图3、7、8、12等图示了封装互连结构114。对比文件公开了“封装互连结构114”(如焊球),并可耦合到重新分布层。然而,对比文件并未明确描述该互连结构被“包括在所述第一凹陷内”。在附图中,互连结构114通常显示为位于凹陷区域104上方的表面,而非被容纳在凹陷内部。目标专利的“被包括在凹陷内”旨在使互连部分嵌入以降低整体高度,而对比文件的凹陷区域104主要目的是减薄基板以便于制作过孔,并未强调或图示将互连结构容纳在凹陷的凹坑内。因此,该特征未被公开。
**技术特征G**:以及在所述基板的第一表面上的重分布层,其中所述重分布层被配置成将所述第一互连电耦合至所述多个第一穿基板通孔之一<br>**《未公开》**第[0024]段:“一个或者多个重新分布层110可以形成于半导体衬底102的第一表面A1和/或第二表面A2上,以路由耦合到半导体衬底102的一个或者多个裸片112的电信号。”对比文件公开了在第一表面A1上形成重新分布层(RDL)110,用于路由电信号。其作用是将裸片112电耦合至过孔108。然而,该特征G的成立依赖于特征F(第一互连)和特征C(第一穿基板通孔)的成立。如前所述,特征F和特征C均未被对比文件公开。因此,即使存在重分布层,其配置目的和连接对象也与目标专利不同。该特征未被公开。
**技术特征H**:其特征在于,进一步包括:电容器,所述电容器毗邻所述基板的对向的第二表面,其中第二穿基板通孔电耦合至所述电容器<br>**《未公开》**无相关描述。对比文件全文未提及任何“电容器”结构,也未描述有通孔电耦合至电容器。因此,该特征未被公开。
**技术特征I**:其特征在于,所述嵌入式电感器包括至少两个所述多个第一穿基板通孔<br>**《未公开》**无相关描述。该特征是对特征E中“嵌入式电感器”的进一步限定。由于特征E(嵌入式电感器)本身未被对比文件公开,因此该从属特征也未被公开。
**技术特征J**:其特征在于,所述嵌入式电感器包括多个嵌入式电感器<br>**《未公开》**无相关描述。同特征I,该特征依赖于特征E(嵌入式电感器)的存在,而特征E未被公开,故该特征也未被公开。
**技术特征K**:其特征在于,所述基板包括玻璃基板,并且其中所述第一互连包括焊球<br>**《未公开》**第[0018]段:“半导体衬底102,该半导体衬底是基本上包括半导体材料(如例如硅(Si))的衬底”。第[0033]段:“一个或者多个封装互连结构114(如比如一个或者多个焊球、金属杆或者凸块)”。对比文件明确其基板为“半导体衬底”,材料例如硅,并未提及“玻璃基板”。虽然其互连结构可以是“焊球”,但基板材料的限定(玻璃)未被公开。该特征作为一个整体(玻璃基板+焊球互连)未被公开。
**技术特征L**:其特征在于,所述基板包括半导体基板,并且其中所述第一互连包括金属柱<br>**《未公开》**第[0018]段:“半导体衬底102...基本上包括半导体材料(如例如硅(Si))”。第[0033]段:“一个或者多个封装互连结构114(如比如一个或者多个焊球、金属杆或者凸块)”。对比文件公开了基板为半导体材料(如硅),符合“半导体基板”。同时,其封装互连结构114列举了“金属杆”,本领域技术人员可以理解“金属杆”在封装互连语境下与“金属柱”具有相同的实质,都是柱状的金属互连结构,属于等同的公开方式。因此,该特征整体上被直接公开。**判断为直接公开**。
**技术特征M**:其特征在于,所述基板包括有机基板,并且其中所述第一互连包括焊球<br>**《未公开》**无相关描述。对比文件未提及基板为“有机基板”。其基板明确为半导体材料。因此,该特征未被公开。
**技术特征N**:其特征在于,所述基板包括有机基板,并且其中所述第一互连包括焊球<br>**《未公开》**无相关描述。此特征与特征M重复。同理,对比文件未公开“有机基板”,该特征未被公开。
**技术特征O**:其特征在于,进一步包括:在所述基板的第一表面中的第二凹陷<br>**《直接公开》**第[0038]段:“封装组件500具有形成于半导体衬底102的第一表面A1中的凹陷区域104(该区域为第一凹陷区域)和至少另一凹陷区域504(该区域为第二凹陷区域)。”对比文件明确公开了在第一表面A1中形成多个凹陷区域,包括“另一凹陷区域504”,这直接对应于目标专利的“第二凹陷”。其作用同样是减薄基板局部区域以便于形成过孔或容纳组件。技术方案被直接公开。
**技术特征P**:以及所述器件的第二互连,所述第二互连被包括在所述第二凹陷内并且被耦合至所述第二凹陷,其中所述第二互连包括仅具有关于将所述器件紧固到电路板的机械功能的焊球<br>**《未公开》**第[0033]段:“一个或者多个封装互连结构114(如比如一个或者多个焊球、金属杆或者凸块)可以形成于一个或者多个重新分布层110上,以进一步路由一个或者多个裸片112的电信号。”对比文件虽然公开了在凹陷区域(如另一凹陷区域504)上设置封装互连结构(如焊球),但其描述的作用是“路由电信号”,即具有电功能。目标专利明确限定了第二互连“仅具有...机械功能”,即不用于电连接。对比文件并未公开这种仅具机械功能的互连。因此,该特征未被公开。

<<<A>>><<<B>>><<<L>>><<<O>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE