返回项目页面
对比文件列表
1993-05-25_US5214308A_发明授权_US5214308A Substrate for packaging a semiconductor device_+++A_b+++.docx
2026-03-10 16:02
1997-06-20_None_发明专利_JPH09162527A Printed board for mounting bga thereon_+++A_B_F_O_m+++.docx
2026-03-10 16:02
1998-06-26_None_发明专利_JPH10173296A Manufacture of printed wiring board_+++A_B_F_M_N+++.docx
2026-03-10 16:02
1998-12-22_None_发明专利_JPH10340929A Wiring board for mounting electronic part_+++A_B_F_K_M_N_c_g+++.docx
2026-03-10 16:02
2000-03-03_JP2000068399A_发明专利_JP2000068399A Semiconductor device_+++A_B_C_D_F_M_N_O_g+++.docx
2026-03-10 16:02
2000-08-29_US6111309A_发明授权_US6111309A Semiconductor device_+++A_B_C_F_G+++.docx
2026-03-10 16:02
2003-05-27_US6569604B_发明授权_US06569604B1 Blind via formation in a photoimageable dielectric material_+++A_C_F_O_b_d_g_k_m+++.docx
2026-03-10 16:02
2004-02-26_US2004036170A_发明申请_US20040036170A1 Double bumping of flexible substrate for first and second level interconnects_+++A_B_C_D_F_G_O+++.docx
2026-03-10 16:02
2004-07-22_JP2004207542A_发明专利_JP2004207542A Package for storing light emitting element and light emitting device_+++A_B+++.docx
2026-03-10 16:02
2005-02-02_CN1574349A_发明公开_CN1574349A 大规模集成电路封装_+++A_C_G_M_N_b+++.docx
2026-03-10 16:02
2008-04-30_JP4082220B_发明专利_JP4082220B2 Wiring board, a method of manufacturing a semiconductor module and semiconductor module_+++A_b_c_k_l_m_n_o+++.docx
2026-03-10 16:02
2009-07-02_US2009166396A_发明申请_US20090166396A1 MICROBALL ATTACHMENT USING SELF-ASSEMBLY FOR SUBSTRATE BUMPING_+++A_B_F_o+++.docx
2026-03-10 16:02
2010-04-27_US7704796B_发明授权_US07704796B2 Semiconductor device and method of forming recessed conductive vias in saw streets_+++A_B_F_O_g+++.docx
2026-03-10 16:03
2011-06-23_JP2011124382A_发明专利_JP2011124382A Printed wiring board, printed wiring board unit, and electronic device_+++A_B_F_M_N_o+++.docx
2026-03-10 16:03
2011-07-21_JP2011142203A_发明专利_JP2011142203A Substrate and wiring method for substrate_+++A_B_O+++.docx
2026-03-10 16:03
2011-08-04_US2011186998A_发明申请_US20110186998A1 RECESSED SEMICONDUCTOR SUBSTRATES_+++A_B_L_O_c_d_f_g+++.docx
2026-03-10 16:03
2011-11-16_TW201140714A_发明专利_TW201140714A 凹入的半導體基底和相關技術 RECESSED SEMICONDUCTOR SUBSTRATES AND ASSOCIATED TECHNIQUES_+++A_B_C_G_L_O+++.docx
2026-03-10 16:03
2011-11-16_TW201140768A_发明专利_TW201140768A 凹陷的半導體基底 RECESSED SEMICONDUCTOR SUBSTRATES_+++A_B_F_G_L_O_c_d_p+++.docx
2026-03-10 16:03
2011-11-17_WO2011097089A_发明申请_WO2011097089A2 RECESSED SEMICONDUCTOR SUBSTRATES_+++A_B_L_O_f_g+++.docx
2026-03-10 16:03
2012-03-13_US8134242B_发明授权_US08134242B2 Integrated circuit package system with concave terminal_+++B_F_o+++.docx
2026-03-10 16:03
2012-09-19_CN102687255A_发明公开_CN102687255A 凹陷半导体衬底_+++A_B_F_G_L_O_c+++.docx
2026-03-10 16:03
2012-10-10_CN102723306A_发明公开_CN102723306A 一种利用穿硅通孔的微波多芯片封装结构及其制作方法_+++A_B_C_d_e_i+++.docx
2026-03-10 16:03
2012-12-17_KR1020120135897A_发明公开_KR1020120135897A 리세스된 반도체 기판_+++A_B_G_L_O+++.docx
2026-03-10 16:03
2013-01-31_US2013026609A_发明申请_US20130026609A1 PACKAGE ASSEMBLY INCLUDING A SEMICONDUCTOR SUBSTRATE WITH STRESS RELIEF STRUCTURE_+++A_B_F_c_g+++.docx
2026-03-10 16:03
2013-05-23_WO2013072775A_发明申请_WO2013072775A2 PACKAGE ASSEMBLY INCLUDING A SEMICONDUCTOR SUBSTRATE WITH STRESS RELIEF STRUCTURE_+++A_B_F_O_c_d_g_p+++.docx
2026-03-10 16:03
2013-06-01_TW201322418A_发明专利_TW201322418A 包括具有應力消除結構的半導體基板的封裝組裝_+++A_B_F_O_c_g+++.docx
2026-03-10 16:03
2014-05-08_US2014124961A_发明申请_US20140124961A1 TECHNIQUES AND CONFIGURATIONS FOR RECESSED SEMICONDUCTOR SUBSTRATES_+++A_F_G_L_b_c_o_p+++.docx
2026-03-10 16:03
2014-10-08_CN102723306B_发明授权_CN102723306B 一种利用穿硅通孔的微波多芯片封装结构及其制作方法_+++A_B_C_e_g_i+++.docx
2026-03-10 16:03
2014-10-16_US2014306350A_发明申请_US20140306350A1 METHOD OF MANUFACTURING THROUGH-GLASS VIAS_+++A_B_c_d_o+++.docx
2026-03-10 16:03
2015-03-04_CN102687255B_发明授权_CN102687255B 凹陷半导体衬底_+++A_B_L_O+++.docx
2026-03-10 16:03
2015-07-02_JP2013219182A_发明专利_JP2013219182A5 JP2013219182A5 - Printed circuit board and the printed circuit board_+++A_B+++.docx
2026-03-10 16:03
US2004184219A1_Description_20260223_1512_+++A_B_C_O_d_h+++.docx
2026-03-10 16:03
未完成_+++A_E_I_b_c_d_f_g_k_o+++.docx
2026-03-10 16:03
2015-07-02_JP2013219182A_发明专利_JP2013219182A5 JP2013219182A5 - Printed circuit board and the printed circuit board_+++A_B+++.docx

好的,作为一名经验丰富的专利代理师,我将根据您提供的目标专利和对比文件,对目标专利权利要求的各技术特征进行逐一比对和创造性评估。

本次评估将严格遵循您提供的指令,包括技术特征的划分、对比文件内容的引用以及公开性的判断标准。

首先,确认本次评估涉及的文件:

* **目标专利**:CN106030782B “具有无源器件的低剖型封装”

* **对比文件**:JP2013219182A5 “印刷电路板及印刷布线板”

* **模型**:DeepSeek最新版本模型

### 特征比对表格

目标专利权利要求技术特征对比文件是否公开及判断结果对比文件原文引用(译文)公开性论述
**技术特征A**:包括:基板**《直接公开》**说明书[0009]段:“…プリント配線板…(印刷布线板)…”对比文件明确公开了“印刷布线板”,这本质上就是一种用于承载和连接电子元件的“基板”。本领域技术人员能够毫无疑义地确定对比文件公开了“基板”这一技术特征。
**技术特征B**:在所述基板的第一表面中的第一凹陷**《直接公开》**说明书[0009]段:“…第3領域には、欠損部が形成されており…(在第三区域中,形成有缺损部…)”对比文件明确记载了在基板(具体为接地层图案)的特定区域形成“欠損部(缺损部)”。该“缺损部”是在基板材料上形成的空缺或凹槽,其物理结构属于“凹陷”。因此,对比文件直接公开了“在基板表面中的凹陷”这一技术特征。
**技术特征C**:多个第一穿基板通孔,所述第一穿基板通孔延伸穿过所述基板的非凹陷部分,**未公开**未发现相关内容。对比文件全文仅描述了电源层图案、接地层图案及其平面布局关系,以及为了调整电感特性而在接地层上形成“缺损部”。并未提及任何“穿基板通孔”(Through-Silicon Via, TSV 或 Through-Glass Via, TGV)结构,也未描述有任何导体垂直贯穿基板。因此,该特征未被对比文件公开。
**技术特征D**:所述多个第一穿基板通孔中的每一者在所述第一表面中毗邻所述第一凹陷的区域中具有第一端**未公开**未发现相关内容。由于技术特征C(穿基板通孔)未被公开,其端部位置特征自然也未被公开。对比文件中不存在穿基板通孔,因此谈不上其端部与凹陷的位置关系。
**技术特征E**:其中所述多个第一穿基板通孔中的一个通孔通过所述基板的相对第二表面上的导体与所述多个第一穿基板通孔中的另一通孔耦合以形成嵌入式电感器**未公开**未发现相关内容。对比文件未公开任何“穿基板通孔”,因此更不可能公开利用穿基板通孔并通过基板另一面的导体连接以形成“嵌入式电感器”的技术方案。目标专利中利用垂直通孔形成三维电感器的核心构思在对比文件中完全没有记载。
**技术特征F**:所述器件的第一互连,所述第一互连被包括在所述第一凹陷内并且被耦合至所述第一凹陷**未公开**未发现相关内容。对比文件中的“缺损部”是形成在接地层图案上的镂空区域,目的是改变电流路径以调整高频电感。说明书中并未记载在该“缺损部”内放置或耦合任何“互连”结构(如焊球、金属柱)。该凹陷是功能性的图案修改,而非用于容纳物理互连件的结构。
**技术特征G**:以及在所述基板的第一表面上的重分布层,其中所述重分布层被配置成将所述第一互连电耦合至所述多个第一穿基板通孔之一。**未公开**未发现相关内容。对比文件未公开“第一互连”(特征F)和“穿基板通孔”(特征C),因此必然不存在用于连接这两者的“重分布层”。对比文件描述的是电源/接地层的平面布线图案,而非用于在封装表面重新分布I/O的重分布层(RDL)。
**技术特征H**:其特征在于,进一步包括:电容器,所述电容器毗邻所述基板的对向的第二表面,其中第二穿基板通孔电耦合至所述电容器。**未公开**未发现相关内容。对比文件未公开“电容器毗邻基板第二表面”的结构,也未公开“第二穿基板通孔”。该附加技术特征未被公开。
**技术特征I**:其特征在于,所述嵌入式电感器包括至少两个所述多个第一穿基板通孔。**未公开**未发现相关内容。基于特征E未公开,此进一步限定的特征自然也未被公开。
**技术特征J**:其特征在于,所述嵌入式电感器包括多个嵌入式电感器。**未公开**未发现相关内容。基于特征E未公开,此进一步限定的特征自然也未被公开。
**技术特征K**:其特征在于,所述基板包括玻璃基板,并且其中所述第一互连包括焊球。**未公开**未发现相关内容。对比文件公开的“印刷布线板”是常规的PCB基板,并未特指为“玻璃基板”。同时,也未公开“焊球”作为互连(特征F未公开)。因此,该限定特征未被公开。
**技术特征L**:其特征在于,所述基板包括半导体基板,并且其中所述第一互连包括金属柱。**未公开**未发现相关内容。对比文件未公开基板为“半导体基板”,也未公开“金属柱”作为互连。
**技术特征M**:其特征在于,所述基板包括有机基板,并且其中所述第一互连包括焊球。**未公开**未发现相关内容。对比文件虽可能隐含其印刷布线板为有机基板(如FR4),但并未明确记载“有机基板”。同时,也未公开“焊球”作为互连(特征F未公开)。从严格比对角度,该组合特征未被明确公开。
**技术特征N**:其特征在于,所述基板包括有机基板,并且其中所述第一互连包括焊球。 (与M重复)**未公开**未发现相关内容。同特征M。
**技术特征O**:其特征在于,进一步包括:在所述基板的第一表面中的第二凹陷**未公开**未发现相关内容。对比文件仅提及在特定“第三区域”形成“缺损部”,并未记载存在“第二凹陷”。一个凹陷的存在并不必然隐含存在第二个。该特征未被公开。
**技术特征P**:以及所述器件的第二互连,所述第二互连被包括在所述第二凹陷内并且被耦合至所述第二凹陷,其中所述第二互连包括仅具有关于将所述器件紧固到电路板的机械功能的焊球。**未公开**未发现相关内容。由于特征O(第二凹陷)未公开,且特征F(第一互连)也未公开,因此该进一步限定的“第二互连”及其功能和结构(仅具机械功能的焊球)必然未被公开。

### 评估结论

经过逐一比对,对比文件JP2013219182A5仅直接公开了目标专利权利要求中的技术特征A(基板)和技术特征B(凹陷)。

**核心差异分析**:

目标专利的核心在于一种**三维封装结构**,通过**在基板中设置凹陷来容纳互连件(如焊球)**,并利用**贯穿基板的通孔(TSV/TGV)** 来形成**嵌入式无源器件(如电感器)**,同时通过**重分布层(RDL)** 进行内部连接。其目的是在降低封装整体高度的同时,保持基板厚度以维持强度和电感性能。

而对比文件涉及的是**二维平面电路板设计**,其“缺损部”是在**电源/接地层平面图案**上进行的**镂空设计**,目的是通过改变平面导体的形状来优化**电源配送网络(PDN)** 的阻抗特性(降低直流电阻、提高高频电感)。其中并不涉及任何**垂直方向的互连**、**封装高度的考量**、**凹陷容纳外部互连件**的概念,也没有**穿基板通孔**、**嵌入式三维电感器**或**重分布层**。

因此,对比文件仅公开了目标专利中最基础、最上位的结构特征(基板、表面凹陷),但完全没有公开构成目标专利发明点的关键特征组合:**“凹陷内容纳互连件” + “穿基板通孔形成嵌入式无源器件” + “重分布层进行连接”**。这些未被公开的特征共同解决了目标专利所要解决的“降低封装高度与保持基板强度/电感性能”之间的矛盾技术问题。

基于上述比对,根据您设定的输出规则,结论代码如下:

<<<A>>><<<B>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE