对比文件名称：2009-10-15_发明申请_US20090259864A1 SYSTEM AND METHOD FOR INPUT_OUTPUT CONTROL DURING POWER DOWN MODE
目标专利名称：用于传感器数据的超低电力处理的算法引擎CN106716298B
本次调用的模型名称：DeepSeek
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：其包括：由通用处理器配置传感器融合引擎，<br>**公开性判断**：**未被公开** | 无 | 对比文件全文未提及“通用处理器”（General Purpose Processor）或“传感器融合引擎”（Sensor Fusion Engine）。对比文件描述的是一个用于在低功耗模式下维持I/O引脚输出信号稳定的电路系统，其核心组件包括CPU（112）、GPU（114）、视频处理器（118）、始终接通模块（110）、I/O模块（120）等。没有任何内容描述由通用处理器去配置一个专门的传感器数据处理引擎。因此，该技术特征未被直接或隐含公开。 |
| **技术特征B**：所述传感器融合引擎包括用于执行多个传感器数据处理算法中的每一者的专用硬件电路，<br>**公开性判断**：**未被公开** | 无 | 对比文件未提及“传感器融合引擎”或“传感器数据处理算法”。对比文件中的电路（如电平转换器、保持电路、多路复用器等）是用于在核心电路进入深度掉电（DPD）模式时，选择、维持和隔离输出信号，以防止信号毛刺。这些是通用的I/O控制电路，并非用于执行特定传感器数据处理算法（如卡尔曼滤波、运动检测、数据融合等）的专用硬件宏或电路。因此，该技术特征未被直接或隐含公开。 |
| **技术特征C**：其中所述多个传感器数据处理算法包括用于从多个传感器融合传感器数据的算法<br>**公开性判断**：**未被公开** | 无 | 对比文件完全不涉及传感器数据的采集、处理或融合。其解决的问题是如何在SoC部分电路进入低功耗模式时，维持其输出引脚的电平，以避免外部设备需要重新初始化。其内容与传感器数据融合算法无关。因此，该技术特征未被直接或隐含公开。 |
| **技术特征D**：根据所述配置，将所述通用处理器置于低电力睡眠模式中<br>**公开性判断**：**隐含公开** | 说明书[0020]段：“SoC 102 includes always on module 110, central processor unit (CPU) 112, graphics processing unit (GPU) 114, non-power gated functions 116, video processor 118, input/output (I/O) module 120, and on/off module 122.”<br>说明书[0025]段：“On/off domain 122 is a power partition or domain for the core of SoC 102 (e.g., CPU 112, GPU 114, video processor 118) and includes functions and circuits for regular operations which do not need to be maintained during DPD mode.”<br>说明书[0045]-[0047]段、图6：描述了进入DPD模式的流程，其中核心部分（on/off domain）可以被断电。 | 对比文件公开了SoC包含一个可进入深度掉电（DPD）模式的核心部分（on/off domain），该部分包括CPU（112）。虽然对比文件没有明确使用“睡眠模式”（sleep mode）一词，但其描述的DPD模式（deep power down mode）是一种低功耗状态，核心电路被断电或置于保持状态以达到节能目的。将核心/CPU置于这种低功耗状态，是本领域技术人员为了省电而采取的常规技术手段。因此，虽然对比文件未明确提及“根据配置”这一前提，但将CPU/核心置于低功耗模式这一技术手段已被对比文件隐含公开。 |
| **技术特征E**：响应于来自多个传感器中的至少一者的中断，唤醒外围控制器<br>**公开性判断**：**隐含公开** | 说明书[0041]段：“When I/O pad 202 is at tri-state, I/O pad 202 may be used to receive input via input logic 228 (e.g., logic for receiving input and a storage device or register). For example, the driving of tri-state at I/O pad 202 (e.g., by pull up circuit 204 and pull down circuit 206) allows a signal to be received, read, and the core to be woken up.”<br>说明书[0049]段：“When exiting DPD mode, the core may be powered up... The integrated circuit may then resume regular operations (e.g., communication with peripherals and external integrated circuits).”<br>图7：流程图示出了退出电源节省模式的过程。 | 对比文件公开了当I/O引脚处于三态时，可用于接收输入信号，并且核心可以被唤醒（the core to be woken up）。虽然对比文件没有明确将接收输入信号的实体称为“外围控制器”，但其I/O模块（120）和相关的输入逻辑（228）负责管理I/O引脚，包括接收外部信号。当外部信号（例如，来自一个传感器或任何外部设备的中断信号）通过I/O引脚输入时，可以触发核心从DPD模式唤醒。本领域技术人员可以合理推断，负责管理I/O接口的电路模块（如I/O模块及其控制器）会响应此类外部输入事件而被激活或“唤醒”，以便处理该输入并进而唤醒核心。因此，该技术特征被隐含公开。 |
| **技术特征F**：在唤醒之后，当所述通用处理器处于所述低电力睡眠模式中时，以所述外围控制器读取所述多个传感器中的每一者所产生的数据且将所述数据存储到伴随存储器中<br>**公开性判断**：**未被公开** | 无 | 对比文件完全没有描述从“多个传感器”读取数据的过程，也没有提及“伴随存储器”（companion memory）。对比文件中提到的存储器（108）是用于存储上下文信息的系统主存，并非目标专利中描述的、与传感器融合引擎和外围控制器紧密耦合、用于临时存储传感器数据的专用小容量存储器。该技术特征涉及一个完整的数据采集和缓存流程，而对比文件仅涉及维持输出电平，两者技术目的和手段均不同。因此，该技术特征未被直接或隐含公开。 |
| **技术特征G**：以及以所述传感器融合引擎处理存储在所述伴随存储器中的所述数据，<br>**公开性判断**：**未被公开** | 无 | 如前述，对比文件未公开“传感器融合引擎”、“伴随存储器”以及从传感器读取数据并存储的过程。因此，由传感器融合引擎处理存储在伴随存储器中的数据这一特征也未被公开。 |
| **技术特征H**：其中所述配置包括配置所述传感器融合引擎以使用用于执行所述融合算法的所述专用硬件电路来执行所述处理。<br>**公开性判断**：**未被公开** | 无 | 该特征是对传感器融合引擎配置内容的进一步限定，依赖于特征B和C。由于对比文件未公开传感器融合引擎、专用硬件电路用于传感器数据处理算法，特别是融合算法，因此该限定特征也未被公开。 |
| **技术特征I**：其中唤醒所述外围控制器是通过始终接通子系统AOSS来执行。<br>**公开性判断**：**隐含公开** | 说明书[0020]段：“SoC 102 includes always on module 110...”<br>说明书[0025]段：“In one embodiment, always on (AO) module 110 is a power partition or domain which remains powered while other portions of SoC 102 may be placed into a deep power down (DPD) mode or low power state. Always on module 110 may thus facilitate portions of SoC 102 (e.g., CPU 112, GPU , video processor 118, and non-powered gated functions 116) entering and leaving sleep or low power states.” | 对比文件明确公开了始终接通模块（Always On Module, AO module 110），它在SoC其他部分进入DPD模式时保持供电，并“促进”（facilitate）SoC其他部分进入和离开睡眠状态。虽然对比文件未明确描述AO模块直接“唤醒外围控制器”的步骤，但根据其公开的功能（管理低功耗状态转换）和上下文（响应输入信号唤醒核心），本领域技术人员可以合理推断，在从低功耗模式恢复的过程中，这个始终保持供电的AO模块必然参与协调或触发相关事件，例如激活I/O域电路以接收信号，从而“唤醒”负责I/O控制的模块。因此，通过始终接通子系统来唤醒外围控制器的技术手段被对比文件隐含公开。 |
| **技术特征J**：其中所述通用处理器、所述传感器融合引擎、所述伴随存储器以及所述外围控制器位于芯片上系统SoC的低电力岛状物内。<br>**公开性判断**：**隐含公开** | 说明书[0020]段：“SoC 102 includes always on module 110, central processor unit (CPU) 112, graphics processing unit (GPU) 114, non-power gated functions 116, video processor 118, input/output (I/O) module 120, and on/off module 122.”<br>说明书[0025]-[0027]段：描述了AO模块和I/O模块在DPD模式下保持供电，而on/off模块（包含CPU等）可以被断电。这实质上定义了不同的电源域（power domain）。说明书[0042]段明确指出电平转换器桥接了不同的电源分区（power partitions）。 | 目标专利的“低电力岛状物”是指SoC中为低功耗处理而设计的区域，具有独立的电源管理。对比文件虽然没有使用“低电力岛状物”这一术语，但明确描述了SoC中存在不同的电源域：始终接通的AO模块（110）和I/O模块（120）构成一个在DPD模式下保持供电的域；而包含CPU（112）等核心组件的on/off模块（122）是另一个可以被独立断电的域。这种将不同功能模块划分到不同电源域以实现选择性断电的技术，与本领域技术人员所理解的“低电力岛状物”或“电源岛”概念是实质相同的。虽然对比文件未提及传感器融合引擎和伴随存储器，但其公开了将处理器（CPU）和外围控制器（I/O模块所属功能）置于不同的、可独立进行功耗管理的区域（即电源域）内。因此，将特定组件组置于一个低功耗域内的整体构思已被隐含公开。 |
| **技术特征K**：其中所述传感器融合引擎是始终接通子系统AOSS的部分。<br>**公开性判断**：**未被公开** | 无 | 对比文件中的始终接通模块（AO module 110）被描述为包含用于支持低功耗状态转换和I/O电路的资源，但未提及其中包含任何用于传感器数据处理的专用硬件引擎，更不用说“传感器融合引擎”。因此，该特征未被公开。 |
<<<d>>><<<e>>><<<i>>><<<j>>>