对比文件名称：US2015186311A1_Description_20260304_2053
目标专利名称：用于传感器数据的超低电力处理的算法引擎CN106716298B
本次调用的模型名称：DeepSeek
## 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：其包括：由通用处理器配置传感器融合引擎，<br>**判断结果**：未被公开 | 例如，在[0036]段描述了CPU的设置功能：“At process flow 1, the CPU 502 can store DMA descriptors in the DDR memory unit 504, and set up triggers to the DMA controllers of the Ethernet controller 506 and the audio engine 508.”<br>（在过程流1处，CPU 502可将DMA描述符存储在DDR存储器单元504中，并设置到以太网控制器506和音频引擎508的DMA控制器的触发器。） | 对比文件公开了CPU可以对DMA控制器进行设置（如设置触发器、描述符）。然而，对比文件中的“DMA控制器”是用于管理数据在内存和设备间传输的通用控制器，而目标专利的“传感器融合引擎”是包含用于执行特定传感器数据处理算法（如卡尔曼滤波、数据融合）的专用硬件电路（硬件宏）的特定处理引擎。两者在功能、结构和作用上均不相同。本领域技术人员无法从对比文件中毫无疑义地得出或合理地推断出“由通用处理器配置传感器融合引擎”这一技术特征。因此，该特征既未被直接公开，也未被隐含公开。 |
| **技术特征B**：所述传感器融合引擎包括用于执行多个传感器数据处理算法中的每一者的专用硬件电路，<br>**判断结果**：未被公开 | 对比文件描述了DMA控制器的组成部分，例如[0025]段：“The DMA controller 120 can include an event detection unit (EDU) 202 couple to one or more event selectors 204.”（DMA控制器120可包括耦接到一个或多个事件选择器204的事件检测单元(EDU) 202。） | 对比文件公开的DMA控制器包含EDU、事件选择器等模块，用于检测触发事件并管理DMA传输。这些是通用DMA控制电路。目标专利的“传感器融合引擎”核心在于其包含执行特定传感器算法（如运动检测、计步、数据融合）的“专用硬件电路”（硬件宏），以实现超低功耗的传感器数据处理。对比文件完全未提及任何用于执行传感器数据算法的专用硬件电路或类似结构。因此，该特征未被公开。 |
| **技术特征C**：其中所述多个传感器数据处理算法包括用于从多个传感器融合传感器数据的算法<br>**判断结果**：未被公开 | 对比文件未提及任何传感器数据融合算法。 | 目标专利明确说明传感器融合引擎执行的算法包括“传感器数据融合算法”（见说明书[0024]段）。对比文件通篇描述的是智能DMA操作，涉及数据包接收、音频流传输等，但均属于数据的搬移和路由，不涉及对来自多个传感器的数据进行融合、处理以导出新信息的算法。本领域技术人员无法从对比文件得出或推断出此特征。因此，该特征未被公开。 |
| **技术特征D**：根据所述配置，将所述通用处理器置于低电力睡眠模式中<br>**判断结果**：《隐含公开》 | 对比文件多次强调智能DMA旨在减少CPU参与，例如[0016]段：“Embodiments of the present disclosure describe a system and method of performing DMA operations while reducing the active role of the CPU.”（本公开的实施例描述了在执行DMA操作的同时减少CPU积极作用的一种系统和方法。）以及[0036]段：“Following the setup of triggers and descriptors, the CPU 502 does not undertake any other active participation in smart DMA operations.”（在设置好触发器和描述符之后，CPU 502不再参与智能DMA操作的任何其他活动。）图7的对比也显示在智能DMA模式下，CPU不参与检测事件、启动或停止DMA操作。 | 对比文件的核心思想是CPU在配置好DMA控制器（设置触发器和描述符）后，就不再主动参与后续的DMA操作，以实现降低CPU开销和提升系统性能的目的。虽然对比文件没有明确使用“低电力睡眠模式”这一术语，但为了“减少CPU的积极作用”并实现节能，本领域技术人员在阅读对比文件后，完全能够合理推断出：在CPU完成配置且无需再参与DMA操作期间，可以将其置于一种低功耗状态（如睡眠模式）以节省电力。这是一种符合逻辑且常见的电源管理手段。因此，根据宽松的隐含公开判断标准，该特征被对比文件隐含公开。 |
| **技术特征E**：响应于来自多个传感器中的至少一者的中断，唤醒外围控制器<br>**判断结果**：《隐含公开》 | [0023]段：“The DMA controller 120 can be configured to initiate a DMA operation in response to a trigger event occurring within the electronic component 118. In some embodiments, the trigger event can be the inflow of data into the electronic component 118.”（DMA控制器120可被配置为响应于电子组件118内发生的触发事件而启动DMA操作。在一些实施例中，触发事件可以是数据流入电子组件118。）[0026]段：“The EDU 202 can detect one or more triggers events occurring within the one or more electronic components 118. ... The electronic component 118, in response, may send an input trigger signal 208 to the EDU 202 to indicate that the trigger event has occurred.”（EDU 202可检测发生在一个或多个电子组件118内的一个或多个触发事件。...电子组件118可响应地向EDU 202发送输入触发信号208以指示触发事件已发生。） | 目标专利中，外围控制器响应传感器中断被唤醒以读取数据。对比文件中，DMA控制器（功能上类似于一个控制外围数据访问的控制器）被配置为响应电子组件（可视为一种数据源，例如传感器或网络控制器）内部发生的“触发事件”（例如数据流入）而自动启动操作。触发事件的发生通过“输入触发信号”通知DMA控制器，这实质上相当于一种中断机制。虽然对比文件未明确使用“唤醒”一词，但其描述的“响应触发事件而启动操作”的逻辑，隐含了控制器从非活动状态被事件激活的过程。本领域技术人员可以合理推断出这一过程。因此，该特征被隐含公开。 |
| **技术特征F**：在唤醒之后，当所述通用处理器处于所述低电力睡眠模式中时，以所述外围控制器读取所述多个传感器中的每一者所产生的数据且将所述数据存储到伴随存储器中<br>**判断结果**：未被公开 | [0023]段：“The DMA operation initiated by the DMA controller 120 may include the transfer of data between the electronic component 118 and the memory device 114.”（由DMA控制器120启动的DMA操作可包括在电子组件118和存储器设备114之间传输数据。）[0038]段：“The DMA controller 507 can transfer the received data packet 510 to the DDR memory unit 504.”（DMA控制器507可将接收到的数据包510传输到DDR存储器单元504。） | 对比文件公开了DMA控制器可以将数据从电子组件传输到“存储器设备”或“DDR存储器单元”，这些都是系统的主内存或通用内存。而目标专利的“伴随存储器”是一个特定概念，指位于SoC低电力岛状物内、专用于配合传感器融合引擎和外围控制器进行低功耗数据缓冲的存储器（如几十KB大小）。其作用、位置和设计目的（支持超低电力处理）与对比文件中的通用系统内存有本质区别。本领域技术人员无法从对比文件中得出使用专用“伴随存储器”的技术方案。因此，该特征未被公开。 |
| **技术特征G**：以及以所述传感器融合引擎处理存储在所述伴随存储器中的所述数据，<br>**判断结果**：未被公开 | 对比文件未提及任何类似“传感器融合引擎”的用于处理传感器数据的专用处理单元。DMA控制器的功能仅限于数据传输管理。 | 目标专利的核心之一是使用传感器融合引擎（含专用硬件电路）来处理传感器数据。对比文件描述的智能DMA系统仅负责数据的自动搬移（如从以太网控制器到内存，再从内存到音频引擎），并不对数据进行内容上的处理、融合或算法运算。因此，该特征未被公开。 |
| **技术特征H**：其中所述配置包括配置所述传感器融合引擎以使用用于执行所述融合算法的所述专用硬件电路来执行所述处理。<br>**判断结果**：未被公开 | 依赖特征B和C，对比文件未公开传感器融合引擎、专用硬件电路及融合算法。 | 由于技术特征B（专用硬件电路）和技术特征C（融合算法）均未被对比文件公开，因此关于配置该专用硬件电路以执行融合算法的特征H也必然未被公开。 |
| **技术特征I**：其中唤醒所述外围控制器是通过始终接通子系统AOSS来执行。<br>**判断结果**：未被公开 | 对比文件全文未提及“始终接通子系统”（AOSS）或任何功能等效的、专门负责在系统低功耗状态下管理唤醒的子系统模块。 | 目标专利中，AOSS是一个特定的电源管理组件，用于在SoC其他部分休眠时维持部分功能，并管理唤醒信号。对比文件描述的智能DMA操作中，触发事件的检测和DMA操作的启动是由DMA控制器自身的事件检测单元（EDU）处理的，没有提及一个更高层级、始终接通的独立子系统来负责唤醒流程。因此，该特征未被公开。 |
| **技术特征J**：其中所述通用处理器、所述传感器融合引擎、所述伴随存储器以及所述外围控制器位于芯片上系统SoC的低电力岛状物内。<br>**判断结果**：未被公开 | 对比文件虽然提到了SoC（例如[0025]和[0050]段），但从未提及“低电力岛状物”（low power island）这一用于实现超低功耗运行的特定电源域架构。 | 目标专利的“低电力岛状物”是其实现超低电力处理的关键架构特征，允许岛内组件（如传感器融合引擎、伴随存储器）在主处理器睡眠时，使用专用低电力时钟和电压轨继续工作。对比文件描述的智能DMA方案侧重于通过自动化减少CPU参与来提升效率，但并未披露为实现超低功耗而将相关组件隔离在专用低电力岛状物内的任何技术内容。因此，该特征未被公开。 |
| **技术特征K**：其中所述传感器融合引擎是始终接通子系统AOSS的部分。<br>**判断结果**：未被公开 | 依赖特征I和B，对比文件未公开AOSS和传感器融合引擎。 | 由于对比文件既未公开“始终接通子系统（AOSS）”（特征I），也未公开“传感器融合引擎”（特征B），因此更不可能公开“传感器融合引擎是AOSS的部分”这一具体架构关系。该特征未被公开。 |
<<<d>>><<<e>>>