**对比文件名称**：2012-11-21_JP5080280B_发明专利_JP5080280B2 Method for optimizing transistor performance of the integrated circuit
**目标专利名称**：232共享扩散标准单元架构CN104769718B
**本次调用模型名称**：专利创造性评估模型
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：跨所述单元延伸并且还延伸到所述单元外的N型扩散区域<br>**判断结果**：《隐含公开》 | [0001]段：“本発明は、全体的に集積回路に関し、そして、特に半導体集積回路の大規模集積回路のためのスタンダードセルライブラリの範囲内で論理セルのパフォーマンスを最適化する方法に関する。”<br>[0003]段：“負のチャネル拡散２４、正のチャネル拡散２６、そして、ゲート３４の層、を含む。”<br>[0005]段：“前記方法は、...２つの隣接セルの接続された拡散部を形成するセル間の境界を横断する追加的な拡散領域を有する各セルの接続に関連したそれぞれのアクティブ領域を接続すること、を含む。”<br>[0008]段：“前記集積回路は、...セル間の境界を横断する追加的な拡散領域を有する。”<br>[0012]段：“２つの隣接セルの対応する供給ネット間に位置づけられる領域は、追加的な拡散部１０２を有するセルにおけるブロック・レベルで満たされる。...セル境界部のいずれかの側部に横たわる、対応するＮＭＯＳ（Ｖ ＳＳ ）の負のネットとともに端部を有する２つの隣接セルは、連続的な負のチャネル拡散部２４を形成する。”<br>图3：显示了相邻单元的扩散区域24通过额外的扩散区域102连接，形成连续的扩散区域。 | 对比文件公开了一种标准单元库架构，其核心改进点在于：为了减少STI应力对晶体管性能的影响，在布局（“ブロック・レベル”）时，识别出两个相邻单元在边界处具有连接到相同电源轨（例如VSS）的扩散区域，然后通过添加额外的扩散区域（102）将这两个单元的对应扩散区域连接起来，从而形成跨越单元边界的连续扩散区域（例如连续的负的沟道扩散24，即N型扩散）。<br>虽然对比文件未明确使用“延伸到单元外”这一表述，但其技术方案的本质是：通过在单元边界处填充扩散材料，使得原本被STI隔离的、属于不同单元的扩散区域连接成一个整体。这意味着，对于每个参与连接的单元而言，其扩散区域的物理形态已经不再局限于其自身的单元边界内，而是通过与相邻单元共享扩散区域，实质上“延伸”到了其自身的单元边界之外。本领域技术人员能够从对比文件的描述（如“セル間の境界を横断する”、“連続的な...拡散部”）和图3毫无疑义地推理出，为了实现连续的扩散区域，单元的扩散区域必然需要被设计为能够跨越其自身的边界并与相邻单元连接。因此，该技术特征被对比文件隐含公开。 |
| **技术特征B**：跨所述单元延伸并且还延伸到所述单元外的P型扩散区域<br>**判断结果**：《隐含公开》 | [0012]段：“同じ方法が正のチャネル２６拡散にも適用されうることはいうまでもない。”<br>结合[0003]段提到的“正のチャネル拡散２６”以及整个发明原理（连接相同电源轨的扩散），可以推知。 | 对比文件明确记载了其方法同样适用于正的沟道扩散（26），即P型扩散区域。其发明原理是通用的，即对于连接到相同电源/地轨（例如VDD）的P型扩散区域，同样可以通过在单元边界处添加额外的扩散区域，形成跨越单元边界的连续P型扩散。因此，基于与技术特征A相同的推理，本领域技术人员能够合理推断出对比文件也隐含公开了“跨所述单元延伸并且还延伸到所述单元外的P型扩散区域”这一技术特征。 |
| **技术特征C**：在每个扩散区域之上的至少一个导电栅极，以创建半导体器件<br>**判断结果**：《直接公开》 | [0002]段：“論理セルのアクティブ領域又は部品は、負のチャネル拡散２４、正のチャネル拡散２６、そして、ゲート３４の層、を含む。...これらの部品は、...単純な論理（ＮＭＯＳ及びＰＭＯＳ）ゲートを形成する...”<br>图1：清晰显示了在扩散区域24、26之上布设有多个栅极（ゲート）34。 | 对比文件直接描述了标准单元包含扩散区域（24，26）和栅极层（34），这些部件共同形成NMOS和PMOS逻辑门（即半导体器件）。图1也明确示出了在扩散区域之上的栅极结构。因此，对比文件直接公开了“在每个扩散区域之上的至少一个导电栅极，以创建半导体器件”。 |
| **技术特征D**：虚设栅极对，每个虚设栅极布置在所述N型扩散区域和所述P型扩散区域之上以至少创建虚设器件对，该对虚设栅极布置在所述单元的相对的边缘处<br>**判断结果**：《未公开》 | 对比文件全文未提及“虚设栅极（dummy gate）”或“虚设器件（dummy device）”的概念。对比文件关注的是通过连接扩散区域来优化有源器件的性能，其单元边界处是STI区域（36）或用于连接扩散的额外扩散区域（102），并非用于创建可被禁用的虚设器件的栅极结构。图1-3中单元边缘处未见与目标专利中虚设栅极（208，218）相对应的结构。 | 目标专利的核心创新点之一是在单元相对的边缘处设置一对虚设栅极，这些虚设栅极同样跨在N型和P型扩散区域上，形成潜在的虚设器件，并通过导线将其禁用。对比文件完全没有涉及任何关于“虚设栅极”或“虚设器件”的技术内容。其单元边缘的结构（STI或连接扩散）与目标专利中具有特定功能（形成可禁用的器件）的虚设栅极在结构、位置和作用上均不相同。因此，该技术特征未被对比文件公开。 |
| **技术特征E**：以及至少一个第一导线，所述至少一个第一导线被配置成将所述虚设器件对中的至少一个虚设器件耦合到供电源以禁用所述至少一个虚设器件<br>**判断结果**：《未公开》 | 无相关描述。 | 由于对比文件未公开“虚设器件”，自然也不存在将虚设器件耦合到电源以禁用的导线配置。该技术特征未被公开。 |
| **技术特征F**：其中所述供电源在所述单元的一侧上<br>**判断结果**：《未公开》 | 图1显示，单元列被电源轨（VDD）14和地轨（VSS）16夹在中间，这意味着电源和地分别位于单元的两侧（上下），而非如目标专利权利要求所限定的“在所述单元的一侧上”。目标专利的“一侧”供电是针对“一指单元”架构的描述（参见说明书[0023]段）。 | 对比文件展示的单元布局中，供电轨位于单元的两侧（上下），这与目标专利权利要求中限定的“供电源在所述单元的一侧上”的技术方案不同。因此，该特征未被公开。 |
| **技术特征G**：其中耦合到所述至少一个第一导线的所述至少一个虚设器件布置在所述单元的仅一个边缘上<br>**判断结果**：《未公开》 | 无相关描述。 | 该特征依赖于虚设器件及其耦合导线的存在，而对比文件均未公开这些内容。因此，该特征未被公开。 |
| **技术特征H**：并且在所述单元的所述边缘的相对边缘上的至少一个虚设器件不耦合至在所述单元的所述一侧上的所述供电源。<br>**判断结果**：《未公开》 | 无相关描述。 | 该特征同样是基于目标专利特有的虚设器件布局和供电方式，对比文件未涉及。因此，该特征未被公开。 |
| **技术特征I**：其特征在于，所述至少一个第一导线与所述至少一个虚设器件的虚设栅极以及限定在所述至少一个导电栅极与所述至少一个虚设器件的虚设栅极之间的扩散区域部分接触。<br>**判断结果**：《未公开》 | 无相关描述。 | 该特征描述了导线与虚设栅极以及特定扩散区域部分的接触关系，是目标专利中实现虚设器件禁用的具体连接结构。对比文件未公开任何虚设栅极及相关的导线连接结构，因此该特征未被公开。 |
| **技术特征J**：其特征在于，所述至少一个导电栅极包括在每个扩散区域之上的多个导电栅极<br>**判断结果**：《直接公开》 | 图1：明确显示在每个扩散区域（24，26）之上有多个栅极（34）结构。例如，在单元12、31、32、33、35中，每个扩散区域上都有多个平行的栅极。 | 对比文件的附图1清晰地示出，每个标准单元内，在N型和P型扩散区域之上，均存在多个平行的栅极（34），这些栅极构成了单元内的多个晶体管（半导体器件）。因此，该技术特征被对比文件直接公开。 |
| **技术特征K**：并且所述单元进一步包括布置在所述多个导电栅极之间的输出接头。<br>**判断结果**：《未公开》 | 对比文件未提及“输出接头（output tab）”这一具体结构。其描述了通过金属层（18，20，22）和通孔（28）进行内部布线以实现逻辑功能，但未具体说明输出接头的布置。 | 目标专利中的“输出接头”（如图2中的204）是一个特定的连接结构。对比文件虽然公开了单元内部的互连，但并未具体公开“布置在所述多个导电栅极之间的输出接头”这一限定特征。因此，该特征未被公开。 |
| **技术特征L**：其特征在于，每个虚设栅极包括经切割的虚设栅极对，每个经切割的虚设栅极或是与所述P型扩散区域相关联或是与所述N型扩散区域相关联。<br>**判断结果**：《未公开》 | 无相关描述。 | 该特征进一步限定了虚设栅极为“经切割的虚设栅极对”，并与特定的扩散区域类型关联。这属于目标专利中虚设栅极的具体实现细节。对比文件未公开任何虚设栅极，更未提及“经切割的虚设栅极对”。因此，该特征未被公开。 |
| **技术特征M**：其特征在于，每个经切割的虚设栅极形成P型虚设器件或N型虚设器件的一部分。<br>**判断结果**：《未公开》 | 无相关描述。 | 该特征是特征L的延伸，定义了经切割的虚设栅极所形成的器件类型。基于同样的理由，对比文件未公开任何虚设器件，因此该特征未被公开。 |
| **技术特征N**：其特征在于，进一步包括至少一个第二导线，所述至少一个第二导线被配置将所述虚设器件对中的至少一个虚设器件耦合到接地，以禁用所述至少一个虚设器件。<br>**判断结果**：《未公开》 | 无相关描述。 | 该特征涉及将虚设器件耦合到接地的第二导线。对比文件虽然提到了接地轨（VSS）16，但这是为整个单元电路供电的全局电源轨，并非专门用于禁用特定虚设器件的导线。由于虚设器件本身未被公开，该耦合接地的禁用结构自然也未被公开。 |
<<<C>>><<<J>>><<<a>>><<<b>>>