**对比文件名称**：2010-12-07_US7847402B_发明授权_US07847402B2 BEOL interconnect structures with improved resistance to stress
**目标专利名称**：用于晶片翘曲减小的应力缓解结构CN106165094B
**本次调用模型名称**：深度分析模型（DeepSeek）
### **特征比对表格**
| 技术特征描述及公开性判断结果 | 对比文件原文引用 (段落标号/位置) | 公开性论述 |
| **特征A**：包括：支撑第一沉积层间电介质的基板<br>**判断结果**：**未公开** | 对比文件[0018]段：“...formed atop a front-end-of-line (“FEOL”) portion 310 of the chip that includes a FEOL semiconductor devices in a semiconductor substrate portion 306...”<br>（译文：形成在芯片的前端制程（“FEOL”）部分310之上，该部分包括半导体衬底部分306中的FEOL半导体器件...） | 对比文件公开了半导体衬底（substrate portion 306），其作为整个BEOL互连结构的基础支撑。然而，该特征的核心在于基板“支撑第一沉积层间电介质”。对比文件中的衬底支撑的是整个FEOL和BEOL结构，其作用是为半导体器件和互连提供物理基底和电学基础，并未具体描述或暗示该衬底专门用于“支撑第一沉积层间电介质”以用于缓解晶片翘曲这一特定目的。目标专利中基板（如玻璃）及其支撑特定层间电介质（ILD-1）的结构，是为了解决厚层间电介质与基板CTE失配导致的翘曲问题（见目标专利[0022]-[0024]段）。两者作用不同，对比文件未公开该特定技术特征。 |
| **特征B**：包括后端制程（BEOL）导电层的第一导电栈，所述第一导电栈处于相对于所述基板的第一标高处，<br>**判断结果**：**直接公开** | 对比文件[0018]段：“Copper wiring lines 314 are embedded within the series of ILD layers...”（铜布线314嵌入在一系列ILD层中...）<br>对比文件[0018]段：“...the BEOL interconnect structure 300 and the FEOL interconnect layer 308 provide interconnect wiring...”（BEOL互连结构300和FEOL互连层308提供互连布线...） | 对比文件明确公开了其发明涉及“back-end-of-line (BEOL) interconnect structures”（见[0001]段），并具体描述了包含铜布线（copper wiring lines 314）的BEOL互连结构300（见[0018]段）。该BEOL结构形成在衬底（substrate portion 306）之上，其中的铜布线层314相对于该衬底必然处于某个特定的高度或“标高”。本领域技术人员能够毫无疑义地理解，BEOL结构中的导电层（如铜布线314）是相对于下方基板（衬底）定位的，因此公开了“包括BEOL导电层的第一导电栈处于相对于基板的第一标高处”这一特征。 |
| **特征C**：其中第一导电栈包括第一导电层直接在所述基板的表面上、第一沉积层间电介质仅在第一导电层的表面上、第二沉积电介质层在第一导电层上、第二导电层在第二沉积电介质层上、以及第三导电层直接在第一沉积层间电介质上并且通过第一通孔耦合到第一导电层<br>**判断结果**：**未公开** | 对比文件[0018]段：“Copper wiring lines 314 are embedded within the series of ILD layers...”（铜布线314嵌入在一系列ILD层中...）<br>对比文件[0018]段：“...dielectric barrier layers 360 overlying each of the copper wiring lines 314.”（介电阻挡层360覆盖在每条铜布线314上。） | 对比文件公开了BEOL结构中包含嵌入在ILD层312中的铜布线（导电层）314，以及覆盖在铜布线上的介电阻挡层360（见[0018]段）。然而，目标专利的特征C描述了一个非常具体且有序的多层堆叠结构：第一导电层直接在基板上；第一ILD仅覆盖第一导电层表面；在第一导电层上还有第二沉积电介质层（如MIM电容的介质）；其上再有第二导电层；以及通过通孔连接到第一导电层的第三导电层。这种特定的、旨在构建特定器件（如MIM电容）并优化应力分布的结构在对比文件中完全没有描述。对比文件的介电阻挡层360是为了防止铜扩散并管理应力（见[0004], [0018]段），其位置和作用（覆盖布线）与目标专利中“仅在第一导电层表面上”的第一ILD（用于隔离和应力缓解）不同，也未公开所述的第二电介质层、第二导电层及通过通孔连接的第三导电层的特定堆叠关系。 |
| **特征D**：以及包括BEOL导电层的第二导电栈，第二导电栈处于相对于所述基板的不同于第一标高的第二标高处，其中第二导电栈包括直接在所述基板的表面上的第三导电层。<br>**判断结果**：**未公开** | 对比文件[0018]段及图3A示出了多层铜布线（314）嵌入在不同层的ILD（312）中。 | 对比文件确实公开了BEOL互连结构包含多个处于不同高度的导电层（即铜布线314分布在多个ILD层312中）。这可以对应于“处于不同标高的第二导电栈”。然而，特征D进一步限定了“第二导电栈包括直接在所述基板的表面上的第三导电层”。目标专利此特征的目的在于通过将某些导电层直接制作在基板表面上来减少层间电介质的使用，从而缓解翘曲（见图2B、3B及[0040]段）。对比文件中的所有导电层（铜布线314）均被描述为“embedded within”（嵌入在）ILD层中（见[0018]段），并未公开有任何导电层是“直接在基板的表面上”形成且不被ILD包围的。因此，该具体限定未被公开。 |
| **特征E**：其特征在于，所述基板的表面被暴露在第一导电栈与第二导电栈之间。<br>**判断结果**：**未公开** | 对比文件全文未提及暴露基板表面。图1-6显示所有结构都被ILD层和介电阻挡层覆盖。 | 目标专利此特征是其应力缓解结构的核心之一，通过移除第一与第二导电栈之间的层间电介质，使基板表面暴露，从而减少材料应力和晶片翘曲（见图2A、3B及[0038]-[0039]段）。对比文件的发明旨在通过改进介电阻挡层来增强BEOL结构自身的抗应力能力，防止裂纹（见[0006], [0015]段）。其所有描述和附图均显示BEOL结构是连续、完整的层状堆叠，ILD层和介电阻挡层覆盖了整个区域，没有任何地方提及或暗示为了缓解应力而有意暴露基板表面。两者技术手段和作用均不相同，该特征未被公开。 |
| **特征F**：其特征在于，包括用第一导电层和第三导电层形成的电感器。<br>**判断结果**：**未公开** | 对比文件未描述任何电感器结构。其导电层（铜布线314）仅被描述为互连布线（interconnect wiring）。 | 对比文件通篇描述的是用于互连的通用BEOL布线结构及其抗应力改进，未提及利用特定导电层形成无源器件如电感器。目标专利则明确将所述导电栈结构用于形成集成无源器件（IPD），如电感器（见[0030], [0046]段）。该特定的器件应用和结构未被对比文件公开。 |
| **特征G**：其特征在于，第一导电栈包括用第一导电层、第一导电层与第二导电层之间的第二沉积电介质层、以及第二导电层形成的金属-绝缘体-金属电容器。<br>**判断结果**：**未公开** | 对比文件未描述任何MIM电容器结构。其提及电容公式（C=KeffA/d，见[0028]段）是为了计算有效介电常数（Keff），并非指代形成MIM电容器器件。 | 同特征F，对比文件关注的是通用互连结构的可靠性，未公开利用特定堆叠（两层金属夹一介质层）形成MIM电容器的技术特征。目标专利明确将所述结构用于形成MIM电容器（见[0022], [0030], [0046]段）。该特定的器件应用和结构未被对比文件公开。 |
| **特征H**：其特征在于，所述集成器件被纳入到音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理（PDA）、位置固定的数据单元、以及计算机中的至少一者中。<br>**判断结果**：**隐含公开** | 对比文件[0018]段：“...a chip 305. The BEOL interconnect structure is formed atop a front-end-of-line (“FEOL”) portion 310 of the chip...”（...芯片305。BEOL互连结构形成在芯片的前端制程（“FEOL”）部分310之上...） | 对比文件明确其描述的是集成在“芯片（chip）”中的BEOL互连结构。本领域技术人员公知，此类包含BEOL互连结构的芯片是各种电子设备的基本组成部分。虽然对比文件未明确列举目标专利权利要求中所述的所有具体设备类型（如音乐播放器、导航设备等），但根据芯片的通用应用领域，本领域技术人员完全能够合理推断出，包含所述BEOL结构的芯片可以被纳入到诸如通信设备、计算机、娱乐单元等电子设备中。因此，该特征被对比文件隐含公开。 |
<<<B>>><<<h>>>