对比文件名称：2011-07-12_US7977201B_发明授权_US07977201B2 Methods for forming back-end-of-line resistive semiconductor structures
目标专利名称：用于晶片翘曲减小的应力缓解结构CN106165094B
本次调用的模型名称：DeepSeek最新版本模型
## 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：支撑第一沉积层间电介质的基板<br>**《隐含公开》** | [0067]段：The first interconnect level structure 11 may be formed on a substrate (not shown) such as a semiconductor substrate.<br>（第一互连级结构11可以形成在衬底（未示出）上，例如半导体衬底。） | 对比文件公开了其半导体结构形成在衬底（如半导体衬底）上。该衬底支撑着包括电介质层和金属线的整个互连结构（如第一互连级结构11、第二互连级结构31）。虽然对比文件的衬底主要用于形成FEOL半导体器件，而目标专利的基板（如玻璃）主要用于支撑POG器件，但“支撑”这一基本功能是相同的。因此，本领域技术人员可以从对比文件中毫无疑义地得出存在一个用于支撑后续层（包括电介质层）的基板/衬底这一技术特征。该特征属于隐含公开。 |
| **技术特征B**：包括后端制程（BEOL）导电层的第一导电栈，所述第一导电栈处于相对于所述基板的第一标高处，<br>**《隐含公开》** | [0070]段：As BEOL metal interconnect structures, the first interconnect level structure 11 is located at, or above, the level of the first line level metal wiring structures. The second interconnect level structure 31 is located above the level of the first line level metal wiring structures.<br>（作为BEOL金属互连结构，第一互连级结构11位于第一线级金属布线结构的层处或之上。第二互连级结构31位于第一线级金属布线结构的层之上。）<br>[0073]段：The first metal line 20 and the at least one second metal line 40 are formed by etching line trenches in the first dielectric layer 10 and the second dielectric layer 30, respectively, and subsequently filling the line trenches with metal.<br>（第一金属线20和所述至少一个第二金属线40分别通过在第一电介质层10和第二电介质层30中蚀刻线沟槽并随后用金属填充线沟槽来形成。） | 对比文件明确公开了其结构是BEOL金属互连结构（参见[0070]），其中包含由金属线（如第一金属线20）和电介质层（如第一电介质层10）构成的结构。这些互连级结构（如第一互连级结构11）相对于衬底（基板）具有确定的位置（“位于第一线级金属布线结构的层处或之上”），这隐含了其相对于基板具有某个“标高”。虽然对比文件未使用“导电栈”和“标高”的表述，但其描述的BEOL互连结构由导电层（金属线）和绝缘层构成，在物理上构成了一个导电层堆叠，且相对于衬底有明确的空间位置关系。本领域技术人员能够从对比文件中合理推断出存在“包括BEOL导电层、处于相对于基板的第一标高处”的导电结构。该特征属于隐含公开。 |
| **技术特征C**：其中第一导电栈包括第一导电层直接在所述基板的表面上、第一沉积层间电介质仅在第一导电层的表面上、第二沉积电介质层在第一导电层上、第二导电层在第二沉积电介质层上、以及第三导电层直接在第一沉积层间电介质上并且通过第一通孔耦合到第一导电层<br>**《未公开》** | 无对应内容。 | 目标专利的技术特征C描述了一个非常具体的多层堆叠结构，其典型实施例是MIM电容器（第一、第二导电层及之间的电介质层）与上层互连（第三导电层通过通孔连接）的组合。对比文件的核心在于形成BEOL电阻性结构（掺杂半导体间隔物或插塞），其公开的互连结构是常规的金属线和通孔，并未描述如目标专利权利要求中限定的这种特定顺序和连接关系的层堆叠：第一导电层直接在基板表面、层间电介质“仅”覆盖其表面、其上形成第二电介质层和第二导电层（构成电容）、以及“直接在第一沉积层间电介质上”并通过通孔连接至第一导电层的第三导电层。对比文件既未公开这种具体的结构组合，也未公开其用于形成MIM电容器的目的。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征D**：以及包括BEOL导电层的第二导电栈，第二导电栈处于相对于所述基板的不同于第一标高的第二标高处，其中第二导电栈包括直接在所述基板的表面上的第三导电层。<br>**《未公开》** | [0070]段：The first interconnect level structure 11 is located at, or above, the level of the first line level metal wiring structures. The second interconnect level structure 31 is located above the level of the first line level metal wiring structures.<br>（第一互连级结构11位于第一线级金属布线结构的层处或之上。第二互连级结构31位于第一线级金属布线结构的层之上。）<br>[0074]段：The at least one second metal line 40 at least partially overlie the first metal line 20.<br>（所述至少一个第二金属线40至少部分地覆盖在第一金属线20之上。） | 对比文件确实公开了位于不同层级的互连结构（如第一互连级结构11和第二互连级结构31），因此这些结构中的导电层（金属线）相对于衬底（基板）确实处于不同的高度。然而，目标专利技术特征D的关键在于“第二导电栈包括直接在所述基板的表面上的第三导电层”。这意味着该导电栈的最低导电层直接接触基板表面，这是目标专利中为了减少下层电介质、缓解应力而采取的一种特定配置（参见图3B第二导电栈II”）。对比文件中，金属线（如第一金属线20、第二金属线40）通常都是嵌入在相应的电介质层（10, 30）中，而不是“直接”沉积在基板表面上。对比文件没有公开这种为了应力缓解目的而让BEOL导电层直接接触基板表面的结构。因此，该技术特征未被公开。 |
| **技术特征E**：其特征在于，所述基板的表面被暴露在第一导电栈与第二导电栈之间。<br>**《未公开》** | [0076]-[0078]段：描述了通过蚀刻形成空腔69，暴露了第一金属线20的顶表面等。<br>（例如：[0077] Sidewalls of the at least one second metal line 40, sidewalls of the second dielectric layer 30, and a top surface of the first metal line 20 are exposed after the etch within the cavity 69.） | 目标专利中“基板的表面被暴露在第一导电栈与第二导电栈之间”是其应力缓解结构的核心之一，旨在通过移除导电栈之间不必要的层间电介质材料来减少应力和翘曲（参见说明书[0038]-[0045]，图2A-3B）。对比文件中虽然通过蚀刻形成了空腔69，但该空腔的目的是为了后续形成掺杂半导体结构（间隔物或插塞），以在第一金属线和第二金属线之间提供电阻链接（参见[0094]）。空腔69暴露的是下层金属线（第一金属线20）的顶表面和电介质层的侧壁，并未提及或暗示“暴露基板表面”。两者的目的和作用完全不同。因此，该技术特征未被公开。 |
| **技术特征F**：其特征在于，包括用第一导电层和第三导电层形成的电感器。<br>**《未公开》** | 无对应内容。对比文件仅提及电阻性结构（电阻或电熔丝）。 | 目标专利说明书记载了导电层可用于形成电感器等无源器件（参见[0030]）。技术特征F限定了器件包括由特定导电层（第一和第三）形成的电感器。对比文件全篇专注于形成后端制程（BEOL）的电阻性半导体结构（掺杂半导体间隔物/插塞，用于电阻或电熔丝），从未提及或暗示这些导电层用于形成电感器。电感器和电阻器是功能完全不同的无源元件。因此，该技术特征未被对比文件公开。 |
| **技术特征G**：其特征在于，第一导电栈包括用第一导电层、第一导电层与第二导电层之间的第二沉积电介质层、以及第二导电层形成的金属-绝缘体-金属电容器。<br>**《未公开》** | 无对应内容。 | 技术特征G明确限定了第一导电栈中包含由第一导电层、第二电介质层、第二导电层构成的金属-绝缘体-金属（MIM）电容器。这是目标专利中描述的一种具体器件（参见[0030]）。对比文件全文未涉及任何电容器结构，更未提及MIM电容器。其发明目的、技术方案和形成的器件（电阻/电熔丝）均与电容器无关。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征H**：其特征在于，所述集成器件被纳入到音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理（PDA）、位置固定的数据单元、以及计算机中的至少一者中。<br>**《隐含公开》** | [0144]段：Design structure 920 may be accessed and processed by one or more hardware and/or software modules within design process 910 to simulate or otherwise functionally represent an electronic component, circuit, electronic or logic module, apparatus, device, or system such as those shown in FIGS. 1A-6C...<br>（设计结构920可以被设计过程910内的一个或多个硬件和/或软件模块访问和处理，以模拟或在功能上表示电子组件、电路、电子或逻辑模块、装置、设备或系统，例如图1A-6C中所示的那些...）<br>（结合整个说明书背景，该半导体结构用于集成电路中。） | 对比文件描述了一种用于半导体集成电路的BEOL电阻性结构。本领域技术人员公知，此类集成电路可以被制造并纳入到各种电子设备中。虽然对比文件没有列出与技术特征H完全相同的具体设备清单，但其中提到的“电子组件、电路、装置、设备或系统”已隐含涵盖了广泛的电子设备应用场景。将半导体集成电路应用于诸如通信设备、计算机等电子产品是本领域的常规做法。因此，本领域技术人员能够从对比文件公开的“半导体结构/集成电路”这一上位概念，合理推断出其可以应用于包括所列设备在内的电子设备中。该特征属于隐含公开。 |
<<<a>>><<<b>>><<<h>>>