返回项目页面
对比文件列表
2003-07-11_JP2003197878A_发明专利_JP2003197878A Memory semiconductor device and its manufacturing method_+++g_h+++.docx
2026-03-19 23:39
2007-03-01_US2007045773A_发明申请_US20070045773A1 Integrated electronic device and method of making the same_+++H+++.docx
2026-03-19 23:39
2007-03-15_JP2007067236A_发明专利_JP2007067236A Integrated-type electronic part and manufacturing method for integrated- type electronic part_+++F_G_H_a_b_d+++.docx
2026-03-19 23:39
2007-06-25_KR1020070065769A_发明公开_KR1020070065769A 박막 캐패시터 및 그 제조 방법, 전자 장치 및 회로 기판_+++G_H_a+++.docx
2026-03-19 23:39
2007-06-27_CN1988083A_发明公开_CN1988083A 薄膜电容器及其制造方法、电子器件和电路板_+++G_a_c_h+++.docx
2026-03-19 23:39
2007-07-05_JP2007173386A_发明专利_JP2007173386A Thin-film capacitor, manufacturing method thereof, electronic equipment, and circuit board_+++A_B_G_d_e_h+++.docx
2026-03-19 23:39
2007-07-05_JP2007173437A_发明专利_JP2007173437A Electronic component_+++G_h+++.docx
2026-03-19 23:39
2007-07-12_US2007158848A_发明申请_US20070158848A1 Electronic component_+++B_G_H_a+++.docx
2026-03-19 23:39
2007-09-06_DE102006013812A_发明专利_DE102006013812A1 Thin film capacitor and method of making the same, electronic device and printed circuit board_+++H_g+++.docx
2026-03-19 23:39
2008-01-10_JP2008004734A_发明专利_JP2008004734A Integrated passive element, and multi-layer wiring substrate incorporating the same_+++A_G_b_c_d_h+++.docx
2026-03-19 23:39
2010-12-02_US2010301452A_发明申请_US20100301452A1 Integrated nano-farad capacitors and method of formation_+++B_G_h+++.docx
2026-03-19 23:39
2010-12-07_US7847402B_发明授权_US07847402B2 BEOL interconnect structures with improved resistance to stress_+++B_h+++.docx
2026-03-19 23:39
2011-07-12_US7977201B_发明授权_US07977201B2 Methods for forming back-end-of-line resistive semiconductor structures_+++a_b_h+++.docx
2026-03-19 23:39
2011-09-01_WO2011104775A_发明申请_WO2011104775A1 半導体装置_+++A_G_H_b_f+++.docx
2026-03-19 23:39
2011-09-08_JP2011176057A_发明专利_JP2011176057A Semiconductor device_+++A_F_G_H_b_c_d_e+++.docx
2026-03-19 23:39
2012-08-08_JP4997757B_发明专利_JP4997757B2 A thin film capacitor and method of manufacturing the same, electronic device and circuit board_+++H_a_e_g+++.docx
2026-03-19 23:39
2012-10-24_CN1988083B_发明授权_CN1988083B 薄膜电容器及其制造方法、电子器件和电路板_+++A_G_H_b+++.docx
2026-03-19 23:39
2013-02-21_US2013043560A_发明申请_US20130043560A1 Metal-Insulator-Metal Capacitor and Method of Fabricating_+++G_h+++.docx
2026-03-19 23:39
2013-02-28_JP2013041875A_发明专利_JP2013041875A Solid state imaging element, solid state imaging element manufacturing method and electronic apparatus_+++A_H+++.docx
2026-03-19 23:39
2013-05-09_US2013113068A_发明申请_US20130113068A1 LOW-K DIELECTRIC PROTECTION SPACER FOR PATTERNING THROUGH SUBSTRATE VIAS THROUGH A LOW-K WIRING LAYER_+++H+++.docx
2026-03-19 23:39
JP2017513222A_Description_20260309_2235_+++A_B_C_E_G_H_d_f+++.docx
2026-03-19 23:39
US2003071293A1_Description_20260309_2235_+++G_a_b_d_h+++.docx
2026-03-19 23:39
US2008233731A1_Description_20260309_2235_+++B_G_H+++.docx
2026-03-19 23:39
2011-09-01_WO2011104775A_发明申请_WO2011104775A1 半導体装置_+++A_G_H_b_f+++.docx

对比文件名称:2011-09-01_WO2011104775A_发明申请_WO2011104775A1 半導体装置

目标专利名称:用于晶片翘曲减小的应力缓解结构CN106165094B

本次调用的模型名称:DeepSeek最新版本模型

### 特征比对表格

技术特征描述以及公开性判断结果对比文件原文引用公开性论述
**技术特征A**:包括:支撑第一沉积层间电介质的基板《直接公开》说明书[0016]段:サファイア基板1は、本発明における絶縁基板であり、サファイア基板1の主面側の全面には、図1に示すように、第1の絶縁膜7が形成されている。目标专利中“基板”用于支撑其上的层结构,如说明书[0029]段提到“基板102可以是玻璃或其它类似的低损耗材料”。对比文件公开了“サファイア基板1”(蓝宝石基板)作为绝缘基板,并在其主面全面形成有“第1の絶縁膜7”(第一绝缘膜),该基板用于支撑其上的绝缘膜及后续器件。两者均涉及由基板支撑绝缘(电介质)层的结构,基板所起的支撑作用相同。因此,本领域技术人员能毫无疑义地得出对比文件公开了“支撑第一沉积层间电介质的基板”这一技术特征。
**技术特征B**:包括后端制程(BEOL)导电层的第一导电栈,所述第一导电栈处于相对于所述基板的第一标高处,《隐含公开》说明书[0016]段:また、トランジスタTr1及びTr2、容量C1及びC2、抵抗R、インダクターLは、少なくとも一部分が第1の絶縁膜7上に形成された第2配線層10により、選択的に相互に接続されている。<br>说明书[0018]段:容量C2は、第1の絶縁膜7上に…第1配線層11、容量形成用絶縁膜14及び第2配線層10が順に形成された、いわゆるMIM(Metal-Insulator-Metal)構造である。目标专利中的“BEOL导电层”是后端制程形成的金属互连层,如第一导电层104(M1)、第三导电层114(M3)等,它们构成“导电栈”(如第一导电栈I‘),并处于相对于基板的特定“标高”。对比文件公开了用于互连的“第1配線層11”和“第2配線層10”,这些金属布线层对应于半导体制造中的后端制程(BEOL)层。虽然对比文件未明确使用“导电栈”和“标高”的术语,但本领域技术人员能够理解,由这些金属层(如第1配线层11和第2配线层10)通过通孔(コンタクトホール12)互连形成的结构,实质上是位于绝缘膜7(相当于第一沉积层间电介质)和基板1上方的导电堆叠,其必然处于相对于基板表面的某一高度(即标高)。因此,通过合理推断,可以认为对比文件隐含公开了“包括BEOL导电层的第一导电栈处于相对于基板的第一标高处”这一技术特征。
**技术特征C**:其中第一导电栈包括第一导电层直接在所述基板的表面上、第一沉积层间电介质仅在第一导电层的表面上、第二沉积电介质层在第一导电层上、第二导电层在第二沉积电介质层上、以及第三导电层直接在第一沉积层间电介质上并且通过第一通孔耦合到第一导电层《未公开》说明书[0018]段:容量C2は、第1の絶縁膜7上に…第1配線層11、容量形成用絶縁膜14及び第2配線層10が順に形成された、いわゆるMIM(Metal-Insulator-Metal)構造である。第2配線層10と第1配線層11の間に位置する容量形成用絶縁膜14の膜厚を変更することで、所定の容量値の容量C2が形成されている。目标专利的技术特征C限定了第一导电栈非常具体且顺序严格的多层堆叠结构,旨在形成特定的器件(如MIM电容器)和互连。对比文件公开了MIM电容器结构(容量C2),包括第1配线层11、容量形成用绝缘膜14和第2配线层10。然而,该结构形成在“第1の絶縁膜7”上,而非“直接在基板的表面上”。对比文件的“第1の絶縁膜7”覆盖基板全面,并非“仅在第一导电层的表面上”。此外,对比文件未公开与“第二沉积电介质层在第一导电层上、第二导电层在第二沉积电介质层上”完全对应的结构,也未公开“第三导电层直接在第一沉积层间电介质上并且通过第一通孔耦合到第一导电层”这一特定的互连方式。本领域技术人员无法从对比文件中毫无疑义地得出或合理推断出该精确的层叠和连接顺序。因此,该技术特征未被对比文件公开。
**技术特征D**:以及包括BEOL导电层的第二导电栈,第二导电栈处于相对于所述基板的不同于第一标高的第二标高处,其中第二导电栈包括直接在所述基板的表面上的第三导电层。《未公开》说明书[0016]段:サファイア基板1の主面側の全面には、図1に示すように、第1の絶縁膜7が形成されている。<br>说明书[0018]段:容量C2は、第1の絶縁膜7上に…第1配線層11、容量形成用絶縁膜14及び第2配線層10が順に形成された…目标专利的特征D要求第二导电栈包括“直接在基板表面上的第三导电层”,且第二导电栈的标高与第一导电栈不同。对比文件明确记载在基板(サファイア基板1)的主面全面形成有“第1の絶縁膜7”(参见[0016]段),所有导电层(如第1配线层11、第2配线层10)都是在该绝缘膜7之上形成的(例如[0018]段描述的MIM结构)。没有任何导电层被描述为“直接在基板的表面上”。因此,对比文件没有公开“直接在基板表面上的第三导电层”这一关键限定。虽然对比文件中不同金属层可能处于不同高度,但由于缺少“直接位于基板表面”这一必要技术手段,无法构成目标专利所限定的第二导电栈。故该技术特征未被公开。
**技术特征E**:其特征在于,所述基板的表面被暴露在第一导电栈与第二导电栈之间。《未公开》说明书[0016]段:サファイア基板1の主面側の全面には、図1に示すように、第1の絶縁膜7が形成されている。目标专利的特征E“基板表面被暴露”是其应力缓解结构的核心之一,通过移除导电栈之间不必要的层间电介质,减少应力和翘曲(参见说明书[0038]-[0039]段)。对比文件明确记载“第1の絶縁膜7”形成于基板主面的“全面”(即整个表面)。结合附图3、4可知,该绝缘膜连续覆盖基板,在不同器件或布线区域之间没有中断以暴露基板表面。对比文件的目的在于提高器件间的隔离特性,而非通过暴露基板来缓解应力。因此,对比文件既未直接描述也未隐含公开“基板表面被暴露在导电栈之间”这一技术特征。
**技术特征F**:其特征在于,包括用第一导电层和第三导电层形成的电感器。《隐含公开》说明书[0018]段:また、インダクターLは、絶縁島領域13b上に第2配線層10が所定のパターンにパターン形成された構成である。目标专利的特征F限定电感器由第一导电层和第三导电层形成。对比文件明确公开了“インダクターL”(电感器L),其由“第2配線層10”(第二布线层)以特定图案形成。虽然对比文件未明确说明该电感器由“第一”和“第三”两层导电层构成,但本领域技术人员公知,集成电路中的电感器通常由一层或多层金属布线(即BEOL导电层)图案化形成。对比文件已公开了使用BEOL金属层(第2配线层10)形成电感器的事实。因此,可以合理推断对比文件隐含公开了“包括用导电层形成的电感器”这一技术特征。至于具体由哪两层构成,是目标专利的进一步限定,不影响电感器存在的公开性。
**技术特征G**:其特征在于,第一导电栈包括用第一导电层、第一导电层与第二导电层之间的第二沉积电介质层、以及第二导电层形成的金属-绝缘体-金属电容器。《直接公开》说明书[0018]段:容量C2は、第1の絶縁膜7上に…第1配線層11、容量形成用絶縁膜14及び第2配線層10が順に形成された、いわゆるMIM(Metal-Insulator-Metal)構造である。目标专利的特征G限定了MIM(金属-绝缘体-金属)电容器的结构。对比文件在[0018]段明确且直接地公开了“容量C2”是MIM结构,由第1配线层11(第一金属)、容量形成用绝缘膜14(绝缘体)和第2配线层10(第二金属)依次堆叠形成。这与目标专利中“第一导电层、第二沉积电介质层、第二导电层形成的MIM电容器”的技术特征完全对应,结构和工作原理相同。因此,本领域技术人员能毫无疑义地从对比文件得出该技术方案。
**技术特征H**:其特征在于,所述集成器件被纳入到音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、位置固定的数据单元、以及计算机中的至少一者中。《直接公开》说明书[0002]段:携帯電話などの通信機器は、異なる通信方式と異なる周波数に対応する通信機能を同一機器内に小型に一体化することが求められ…目标专利的特征H限定了集成器件的应用领域。对比文件在[0002]段开篇即明确其半导体装置应用于“携帯電話などの通信機器”(手机等通信设备)。通信设备(communication device)是目标专利所列应用列表中的一项。因此,对比文件直接公开了目标专利所要求保护的“集成器件被纳入到通信设备中”这一具体技术特征。

<<<A>>><<<G>>><<<H>>>

<<<b>>><<<f>>>

Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE