**对比文件名称**：发明公开_CN103003881A 半导体存储器装置
**目标专利名称**：自适应负位线写入辅助
**本次调用模型名称**：专利创造性评估模型
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A：其包括：位线对**<br>《直接公开》 | 说明书第[0074]段：“读出放大器块20可包含多个读出放大器(SA)。读出放大器SA中的每一者可连接到位线BL(其连接到单元位线BLC中的一者)和对应于位线BL的互补位线BLB。” | 对比文件明确公开了位线BL和互补位线BLB，两者构成一对互补的位线，即“位线对”。本领域技术人员能毫无疑义地得出此技术方案。该特征在对比文件中用于传输数据信号，与其在目标专利中用于写入操作的作用虽应用场景不同，但作为位线对的基本结构和连接关系已被直接公开。 |
| **技术特征B：和写入辅助电路，包含：电容器，具有耦合到负位线升压端子的第一端子以用于将负位线升压提供到所述位线对中的放电位线**<br>《未公开》 | 说明书第[0080]段：“读出放大器20A可包含等化部件21、减压部件22、升压部件23和加载电容器24。……加载电容器24可连接到互补位线BLB。” | 对比文件公开了连接到互补位线BLB的加载电容器24。然而，该电容器在对比文件中用于“使得互补位线BLB的电压可恢复到参考电压(例如，VCC/2)以用于操作读出放大器20A”（参见第[0085]段），其作用是在**读出操作**中稳定参考电压或辅助信号感测。这与目标专利中“用于将负位线升压提供到放电位线”以**辅助写入操作**的作用和目的完全不同。目标专利的电容器是写入辅助电路的核心，用于在写入时产生负电压升压；而对比文件的电容器是读出放大器的一部分，用于在读出时维持或恢复电压电平。两者解决的技术问题、工作阶段和实现的功能均不相同。因此，对比文件未公开用于写入辅助的负位线升压电容器。 |
| **技术特征C：第一反相器，具有耦合到所述电容器的第二端子的输出，所述反相器具有接地端子**<br>《未公开》 | 无相应内容。 | 对比文件的整个技术方案聚焦于存储器阵列结构与读出放大器，未描述任何用于驱动电容器以产生写入负升压的反相器电路结构。特别是，没有公开反相器的输出耦合到电容器第二端子、且反相器具有可受控接地的接地端子的配置。该特征是目标专利写入辅助电路时序控制的关键部分，在对比文件中完全缺失。 |
| **技术特征D：开关，耦合于所述接地端子与接地之间，所述开关被配置成响应于升压跟踪信号的确证而断开以使得所述电容器的所述第二端子浮置以终止所述放电位线的所述负位线升压**<br>《未公开》 | 无相应内容。 | 对比文件完全没有涉及“升压跟踪信号”或通过断开开关使电容器端子浮置以终止负位线升压的机制。目标专利此特征是实现“自适应”时控的核心，即根据模型化写入操作的完成来精确控制负升压的持续时间。对比文件的技术方案不涉及写入操作的辅助升压及其终止控制，因此该特征未被公开。 |
| **技术特征E：多个虚设存储器单元，并联耦合于一对虚设位线之间，所述多个虚设存储器单元被配置成电模型化对通过一对存取晶体管耦合到所述位线对的存储器单元的写入操作**<br>《未公开》 | 说明书第[0097]、[0104]段等提及“额外存储器单元MC′”，例如“半导体存储器装置1B可包含多个额外存储器单元MC′，多个额外存储器单元MC′分别设置于读出放大器控制线SA_CL和字线……彼此交叉的区域中。” | 对比文件中的“额外存储器单元MC′”是出于布局考虑（例如，利用控制线与字线交叉区域形成单元结构以避免空白，或作为虚设负载），其目的是为了“减小半导体存储器装置的电疲劳且防止读出放大器出现故障”（第[0107]段），或简化布线处理（第[0099]段）。这些单元**并未被配置为用于“电模型化”对真实存储器单元的“写入操作”时间**。它们不构成一个用于跟踪写入操作完成的、并联在虚设位线之间的专用模型化电路。目标专利的虚设存储器单元是专门设计来精确模拟真实单元写入行为的跟踪电路，作用本质不同。 |
| **技术特征F：以及写入检测电路，被配置成响应于对所述多个虚设存储器单元的所述模型化写入操作的完成而确证所述升压跟踪信号。**<br>《未公开》 | 无相应内容。 | 对比文件中不存在任何被配置为检测“模型化写入操作完成”并据此产生“升压跟踪信号”的电路。目标专利的写入检测电路是其自适应控制环路的关键组成部分，用于响应虚设单元的翻转来生成控制升压终止的信号。该电路在对比文件中完全没有对应。 |
| **技术特征G：其进一步包括：字线，被配置成针对所述存取晶体管中的每一个而驱动栅极**<br>《直接公开》 | 说明书第[0074]段：“存储器单元阵列10可包含多条字线WL、多条单元位线BLC和多个存储器单元MC，多个存储器单元MC分别设置于多条字线WL和多条单元位线BLC彼此交叉的区域中。” | 对比文件明确公开了字线WL，并且存储器单元MC设置于字线与位线交叉处。在典型的存储器结构中，字线用于驱动存储器单元中存取晶体管的栅极以选通单元。本领域技术人员能够毫无疑义地理解此用途。因此，字线这一特征被直接公开。 |
| **技术特征H：一对虚设位线，被配置成电模型化一对位线**<br>《未公开》 | 说明书第[0128]段提及“互补单元位线BLCB”，例如在图15-18的实施例中。 | 对比文件在某些实施例中公开了“互补单元位线BLCB”，但其与“单元位线BLC”构成一对，用于连接真实的存储器单元或作为结构的一部分（如第[0128]段所述“互补单元位线BLCB可连接到互补位线BLB”），其目的是构成存储阵列的正常位线对或布局需要，而非专门用于“电模型化”另一对位线以跟踪其负载或行为。目标专利的“虚设位线”是专门为了模拟真实位线的电容负载等特性而设置的模型化电路的一部分，两者目的和配置不同。 |
| **技术特征I：以及虚设字线，被配置成电模型化所述存储器字线的字线出现时间，其中所述多个虚设存储器单元包含一对虚设存取晶体管，所述存取晶体管被配置成使其栅极由所述虚设字线驱动以耦合到所述虚设存储器单元从而耦合到所述一对虚设位线。**<br>《未公开》 | 无相应内容。 | 对比文件没有公开任何用于“电模型化字线出现时间”的“虚设字线”。虽然对比文件有字线WL，但没有专门设置一条用于驱动虚设单元以模拟真实字线时序的“虚设字线”。目标专利的虚设字线是其写入时间模型化系统的关键部分，用于确保虚设单元与真实单元经历相同的字线开启延迟，此概念在对比文件中未出现。 |
| **技术特征J：其中所述虚设存储器单元包含一对交叉耦合的反相器，且其中所述交叉耦合的反相器中的一个被配置成驱动虚设存储器单元输出信号**<br>《未公开》 | 无相应内容。 | 对比文件中的存储器单元MC或额外存储器单元MC′被描述为DRAM单元（含晶体管和电容器，如图6）、电阻性存储器单元（含可变电阻器和选择晶体管/二极管，如图13-14）等，但从未公开其内部结构为“一对交叉耦合的反相器”（即SRAM单元结构），更没有公开由其中一个反相器驱动输出信号。目标专利的虚设单元是SRAM结构，用于产生可检测的二进制输出信号，这与对比文件公开的单元类型和结构不同。 |
| **技术特征K：并且其中写入检测信号被配置成响应于所述虚设存储器单元输出信号的二进制转变而确证所述升压跟踪信号。**<br>《未公开》 | 无相应内容。 | 此特征与特征F、J紧密相关。由于对比文件既未公开目标专利所述结构的虚设存储器单元，也未公开写入检测电路，因此更不可能公开“响应于虚设存储器单元输出信号的二进制转变而确证升压跟踪信号”这一具体控制逻辑。 |
| **技术特征L：其中所述写入检测电路包含被配置成输出所述虚设存储器单元输出信号的延迟版本和补充虚设存储器单元输出信号的延迟版本的反相器的串联链。**<br>《未公开》 | 无相应内容。 | 对比文件中不存在用于处理虚设存储器单元输出信号的“反相器的串联链”电路。该特征是目标专利写入检测电路内部用于产生检测脉冲的具体实现方式，在对比文件中没有对应。 |
| **技术特征M：其中所述写入检测电路包含被配置成响应于所述虚设存储器单元输出信号的确证而接通的第一反相器和被配置成响应于补充虚设存储器输出信号的确证而断开的第二反相器。**<br>《未公开》 | 无相应内容。 | 此特征描述了写入检测电路内部的具体电路结构（如目标专利图2中的反相器201和205）。对比文件中完全没有涉及此类电路。 |
| **技术特征N：其中所述写入检测电路包含被配置成锁存所述升压跟踪信号的锁存器。**<br>《未公开》 | 无相应内容。 | 对比文件中没有公开任何用于锁存“升压跟踪信号”的锁存器电路。 |
| **技术特征O：其中所述写入检测电路被配置成响应于字线复位信号的确证而将所述升压跟踪信号充电到电源电压。**<br>《未公开》 | 无相应内容。 | 对比文件中不存在“字线复位信号”，也没有将任何信号配置为响应于该信号而充电到电源电压的电路。 |
| **技术特征P：其中所述锁存器包含具有耦合到开关的锁存器接地端子的反相器，所述开关被配置成响应于字线复位信号的确证而将所述锁存器接地端子耦合到接地。**<br>《未公开》 | 无相应内容。 | 此特征是对锁存器电路更具体的描述，对比文件中完全没有对应内容。 |
| **技术特征Q：其中所述升压跟踪信号为低态有效信号，且其中写入检测信号被配置成在其确证期间使所述升压跟踪信号接地。**<br>《未公开》 | 无相应内容。 | 对比文件中既未定义“升压跟踪信号”，也未描述任何信号是“低态有效”且通过使其接地来确证。 |
| **技术特征R：其包括：在对通过一对位线存取的存储器单元的写入操作期间，将所述位线中的放电位线耦合到充电电容器的第一端子，同时所述充电电容器的第二端子耦合到接地以开始所述放电位线的负位线升压操作**<br>《未公开》 | 无相应内容。 | 对比文件描述的是存储器的读出操作及相关电路（如读出放大器），并未描述在“写入操作期间”对位线施加“负位线升压”的操作或方法。对比文件的电容器（加载电容器24）并非用于在写入时产生负升压，如特征B所述。因此，该方法步骤未被公开。 |
| **技术特征S：响应于对所述存储器单元的所述写入操作的起始，确定对至少一个虚设存储器单元的写入操作何时完成**<br>《未公开》 | 无相应内容。 | 对比文件的技术方案不涉及基于虚设存储器单元来“确定”写入操作何时完成的概念或步骤。 |
| **技术特征T：以及响应于对所述至少一个虚设存储器单元的所述写入操作完成的所述确定而使所述第二端子浮置以终止所述负位线升压操作，其中所述确定所述写入操作何时完成使用并联耦合于一对虚设位线之间的多个虚设存储器单元。**<br>《未公开》 | 无相应内容。 | 此特征概括了目标专利自适应时控方法的核心：使用虚设存储器单元模型化写入完成时间，并据此控制升压终止。对比文件完全没有公开这一方法。 |
| **技术特征U：其中使所述电容器的所述第二端子浮置包括对于耦合到所述电容器的所述第二端子的反相器而使接地端子与接地分离。**<br>《未公开》 | 无相应内容。 | 这是实现特征D和T的具体电路操作手段。由于对比文件未公开相应的反相器和开关结构，因此该具体手段也未被公开。 |
| **技术特征V：其中确定对所述至少一个虚设存储器单元的所述写入操作何时完成包含使用虚设字线模型化字线出现周期。**<br>《未公开》 | 无相应内容。 | 对比文件未公开“虚设字线”或使用它来“模型化字线出现周期”的方法。 |
| **技术特征W：其中确定对所述至少一个虚设存储器单元的所述写入操作何时完成包含加载所述一对虚设位线以匹配所述一对位线的电容负载。**<br>《未公开》 | 无相应内容。 | 对比文件未公开专门为了匹配真实位线电容负载而“加载”虚设位线的目的或方法。其“互补单元位线BLCB”或“额外存储器单元MC′”并非用于此目的。 |
| **技术特征X：其中确定对所述至少一个虚设存储器单元的所述写入操作何时完成包括检测来自至少一个虚设存储器单元的虚设存储器输出信号的二进制转变。**<br>《未公开》 | 无相应内容。 | 对比文件未公开具有“二进制转变”输出的虚设存储器单元，也没有检测这种转变以确定写入操作完成的步骤。 |
<<<A>>><<<G>>>