**对比文件名称**：发明申请_US20150279454A1 SEMICONDUCTOR STORAGE DEVICE
**目标专利名称**：117自适应负位线写入辅助
**本次调用模型名称**：专利创造性评估模型
### **特征比对表格**
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A《直接公开》** | [0033] ...plural bit-line pairs provided corresponding to each column of the memory cells. 译：...对应于存储单元的每一列设置的多个位线对。 | 对比文件明确公开了在存储单元阵列中，为每一列设置有对应的位线对（BLA和/BLA）。这与目标专利权利要求中“位线对”的特征相同，都是用于对存储单元进行读写操作的数据线对。因此，该特征被直接公开。 |
| **技术特征B《直接公开》** | [0044] The first write assist circuit 5A is comprised of an N-channel MOS transistor NQ11A... first signal wiring ML11A, and second signal wiring ML12A. ...a boost capacitive element Cb13A of the first write assist circuit 5A is formed based on the inter-wire coupling capacitance between the first signal wiring ML11A and the second signal wiring ML12A. 译：第一写入辅助电路5A包括N沟道MOS晶体管NQ11A...第一信号布线ML11A和第二信号布线ML12A。...第一写入辅助电路5A的升压电容元件Cb13A基于第一信号布线ML11A与第二信号布线ML12A之间的布线间耦合电容形成。 | 对比文件公开了写入辅助电路，其包含由布线间耦合电容形成的升压电容元件（Cb13A）。该电容元件的一端（通过第二信号布线ML12A）耦合到写入驱动器的源节点（WBSA），而该节点在写入时通过晶体管和传输门连接到被拉低的位线（BLA），从而实现负位线升压。虽然电容的形成方式（布线耦合）与目标专利可能不同，但本领域技术人员可以毫无疑义地理解，其“电容器，具有耦合到负位线升压端子的第一端子以用于将负位线升压提供到所述位线对中的放电位线”的功能和效果是相同的。因此，该特征被直接公开。 |
| **技术特征C《直接公开》** | [0044] ...an inverter INV1A, a buffer BUF1A... A first boost signal BSTA is inputted to the first inverter INV1A. 译：...反相器INV1A，缓冲器BUF1A...第一升压信号BSTA被输入到第一反相器INV1A。 | 对比文件公开了写入辅助电路中包含反相器（INV1A），其接收升压控制信号（BSTA）并输出驱动后续电路。反相器是数字电路中的基本元件，必然具有电源端和接地端。虽然对比文件未明确说明该反相器的“接地端子”，但本领域技术人员公知反相器必然存在接地端子以实现逻辑功能。该反相器用于产生控制信号以驱动后续电路（缓冲器BUF1A），进而控制升压电容，其在电路中的作用与目标专利中驱动电容器第二端子的反相器作用类似（均为信号驱动与反相）。因此，该特征被直接公开。 |
| **技术特征D《直接公开》** | [0044] The first write assist circuit 5A is comprised of an N-channel MOS transistor NQ11A which couples the source node WBSA of the first and the second write inverter to the voltage VSS... 译：第一写入辅助电路5A包括将第一和第二写入反相器的源节点WBSA耦合到电压VSS的N沟道MOS晶体管NQ11A...<br>[0086] When the first boost signal BSTA is set at an “H” level, the output node /BSTA coupled to the gate of the N-channel power source MOS transistor NQ11A is set at an “L” level by the inverter INV1A. Accordingly, the N-channel power source MOS transistor NQ11A becomes non-conductive and the source node WBSA of the write inverter becomes floated. 译：当第一升压信号BSTA被设置为“H”电平时，耦合到N沟道电源MOS晶体管NQ11A的栅极的输出节点/BSTA通过反相器INV1A被设置为“L”电平。相应地，N沟道电源MOS晶体管NQ11A变为非导通状态，并且写入反相器的源节点WBSA变为浮置状态。 | 对比文件明确公开了晶体管NQ11A耦合在写入反相器的源节点WBSA（相当于一个需要接地的节点）与地（VSS）之间。该晶体管的栅极由反相器INV1A的输出（/BSTA）控制。当升压信号BSTA有效（H电平）时，/BSTA变为L电平，使NQ11A关断，从而将该节点（WBSA）与地断开，使其浮置。这个浮置状态是产生负升压的关键步骤。虽然对比文件中的开关（NQ11A）控制的是写入驱动器反相器的电源节点，而目标专利中控制的是驱动电容器的反相器的接地端子，但两者在“通过开关断开使某个节点浮置以辅助产生或终止负升压”这一核心电路动作和作用上是完全相同的。因此，本领域技术人员可以毫无疑义地得出该技术方案，该特征被直接公开。 |
| **技术特征E《未公开》** | 对比文件全文中未提及“虚设存储器单元”（dummy memory cell）或用于模型化（modeling）写入操作的类似单元。 | 目标专利的技术核心在于使用“多个并联的虚设存储器单元”来实时跟踪和模拟（电模型化）对实际存储单元的写入操作完成时间，从而实现自适应的升压终止。对比文件的写入辅助电路完全依赖于外部控制电路产生的固定时序的升压信号（BSTA）来控制升压的结束（参见[0093]），其并未采用任何基于模拟写入操作的反馈机制。对比文件没有公开任何用于模拟写入操作的虚设单元结构，因此该特征未被公开。 |
| **技术特征F《未公开》** | 对比文件全文中未提及任何基于模型化写入操作完成而产生信号的“写入检测电路”。 | 由于对比文件没有公开技术特征E（虚设存储器单元），因此也不可能公开一个被配置成响应于模型化写入操作完成而确证升压跟踪信号的“写入检测电路”。对比文件中用于终止升压的信号（BSTA变为L电平）是由控制电路（8A）基于固定时序产生的，而非由写入检测电路根据操作完成情况产生。因此该特征未被公开。 |
| **技术特征G《直接公开》** | [0033] ...plural word lines provided corresponding to each row of the memory cells... 译：...对应于存储单元的每一行设置的多个字线...<br>[0047] Gates of the access MOS transistors NQ3 and NQ4 are coupled to the first word line WLA... 译：存取MOS晶体管NQ3和NQ4的栅极耦合到第一字线WLA... | 对比文件明确公开了字线（WLA, WLB），其被配置为驱动存取晶体管（NQ3, NQ4）的栅极，以选择一行存储单元进行访问。这与目标专利的特征完全相同。因此，该特征被直接公开。 |
| **技术特征H《未公开》** | 对比文件全文中未提及“虚设位线”（dummy bit line）。 | 对比文件仅公开了用于实际存储单元的真实位线对（BLA, /BLA）。虽然其布线电容是电路参数的一部分，但并未设置专门用于模型化位线电容负载的、与真实位线分离的“一对虚设位线”。因此，该特征未被公开。 |
| **技术特征I《未公开》** | 对比文件全文中未提及“虚设字线”（dummy word line）。 | 对比文件没有公开任何用于模型化字线出现时间的虚设字线。字线的时序由控制电路直接控制。因此，该特征未被公开。 |
| **技术特征J《未公开》** | 对比文件全文中未提及用于模型化写入操作的、具有交叉耦合反相器结构的“虚设存储器单元”。 | 对比文件图2公开了实际SRAM存储单元的结构，其包含一对交叉耦合的反相器。但该单元是用于存储数据的功能单元，并非目标专利中专门用于跟踪写入操作完成的“虚设”模型化单元。目标专利的虚设单元是写入检测环路的一部分。因此，该特征未被公开。 |
| **技术特征K《未公开》** | 同特征F、J，对比文件未公开基于虚设存储器单元输出信号二进制转变的写入检测电路。 | 该特征依赖于虚设存储器单元输出信号和写入检测电路，两者均未在对比文件中公开。因此，该特征未被公开。 |
| **技术特征L《未公开》** | 对比文件全文中未公开用于产生延迟版本信号的、由反相器串联链构成的写入检测电路。 | 该特征是目标专利写入检测电路的具体实现细节，对比文件未涉及任何此类电路。因此，该特征未被公开。 |
| **技术特征M《未公开》** | 同特征L，对比文件未公开该具体电路结构。 | 该特征是目标专利写入检测电路的具体实现细节，对比文件未涉及任何此类电路。因此，该特征未被公开。 |
| **技术特征N《未公开》** | 同特征L，对比文件未公开用于锁存升压跟踪信号的锁存器电路。 | 该特征是目标专利写入检测电路的具体实现细节，对比文件未涉及任何此类电路。因此，该特征未被公开。 |
| **技术特征O《未公开》** | 对比文件全文中未提及“字线复位信号”及其对升压跟踪信号的充电操作。 | 对比文件中用于复位升压的信号是BSTA，其由控制电路产生，文中未描述其通过字线复位信号充电到电源电压的机制。因此，该特征未被公开。 |
| **技术特征P《未公开》** | 同特征N、O，对比文件未公开该具体锁存器结构。 | 该特征是目标专利写入检测电路的具体实现细节，对比文件未涉及任何此类电路。因此，该特征未被公开。 |
| **技术特征Q《未公开》** | 对比文件中的升压控制信号BSTA是高电平有效（H电平起始升压，L电平终止升压），见[0086],[0093]。文中未提及低电平有效的升压跟踪信号及其确证时接地的配置。 | 目标专利的升压跟踪信号（130）是低电平有效，确证时被拉低（接地）。对比文件的对应信号BSTA是高电平有效，逻辑极性相反，且其终止升压的方式（使开关NQ11A导通将节点WBSA接地）与目标专利中使开关M2关断使节点浮置的方式在动作上不同。因此，该特征未被公开。 |
| **技术特征R《直接公开》** | [0086] ...the N-channel power source MOS transistor NQ11A becomes non-conductive and the source node WBSA of the write inverter becomes floated. [0087] Next, the output node NBSTA of the buffer BF1A is set at an “L” level. Accordingly, the source node WBSA of the write inverter is boosted to the negative potential... [0088] The potential of the source node WBSA pulls down the potential of the first bit line BLA... 译：...N沟道电源MOS晶体管NQ11A变为非导通，写入反相器的源节点WBSA浮置。接下来，缓冲器BF1A的输出节点NBSTA被设置为“L”电平。相应地，写入反相器的源节点WBSA被升压至负电位...源节点WBSA的电位通过...下拉第一位线BLA的电位... | 该特征描述了方法步骤：在写入操作期间，通过使节点（WBSA）浮置并将驱动信号拉低，利用电容耦合使该节点产生负电压，进而下拉放电位线（BLA）的电位，即开始负位线升压操作。对比文件的操作过程（图5及相应描述）完全公开了这一系列动作。因此，该特征被直接公开。 |
| **技术特征S《未公开》** | 对比文件全文中未提及通过“确定对至少一个虚设存储器单元的写入操作何时完成”来决定升压终止时机。 | 对比文件升压操作的终止依赖于外部控制信号BSTA在固定时间后变为低电平（见[0093]），这是一个开环的时序控制，而非基于对任何模型化写入操作完成的“确定”。因此，该特征未被公开。 |
| **技术特征T《未公开》** | 该特征包含了特征E和S，两者均未在对比文件中公开。 | 由于“使用多个虚设存储器单元”和“确定写入操作何时完成”这两个核心子特征均未被公开，因此该整体方法特征未被公开。 |
| **技术特征U《直接公开》** | [0086] ...the N-channel power source MOS transistor NQ11A becomes non-conductive and the source node WBSA of the write inverter becomes floated. 译：...N沟道电源MOS晶体管NQ11A变为非导通，写入反相器的源节点WBSA变为浮置。 | 该特征描述“使电容器的第二端子浮置包括对于耦合到电容器的第二端子的反相器而使接地端子与接地分离”。在对比文件中，虽然耦合到升压电容（Cb13A）第二端子（ML12A/WBSA）的不是一个反相器，而是写入驱动反相器的公共源节点，但使该节点浮置的机制完全相同：即通过关断串联在其与地之间的开关晶体管（NQ11A）来实现“接地端子与接地分离”。本领域技术人员可以理解，这是实现节点浮置的通用手段。因此，该特征被直接公开。 |
| **技术特征V《未公开》** | 同特征I，对比文件未公开使用虚设字线模型化字线出现周期。 | 该特征未被公开。 |
| **技术特征W《未公开》** | 同特征H，对比文件未公开专门用于匹配位线电容负载的虚设位线加载结构。 | 对比文件考虑了位线寄生电容（Cg3T）对升压效果的影响（见[0114]），但并未采用主动加载虚设位线的方式来“匹配”电容负载。因此，该特征未被公开。 |
| **技术特征X《未公开》** | 同特征J、K，对比文件未公开检测虚设存储器输出信号二进制转变的机制。 | 该特征未被公开。 |
<<<A>>><<<B>>><<<C>>><<<D>>><<<G>>><<<R>>><<<U>>>