**对比文件名称**：发明申请_US20010046161A1 WORD LINE BOOST CIRCUIT
**目标专利名称**：自适应负位线写入辅助
**模型名称**：专利创造性评估模型
## 特征比对表格 ##
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：其包括：位线对<br>**未被公开** | 未找到对应内容。对比文件涉及字线升压电路，用于为存储器字线提供高于电源电压的升压电压（例如，[0040]段提到“word line boost circuit producing a boosted negative voltage”），其技术方案围绕提升字线电压展开，并未提及用于数据传输或写入的“位线对”。 | 对比文件公开的是为字线（word lines）提供升压电压的电路（参见[0038]段及图11），其输出150/550连接到字线驱动器1205，进而驱动字线1214以访问存储器阵列。位线（bit lines）和字线（word lines）是存储器中不同功能的互连线。位线对用于在写入和读取操作中传输数据，而字线用于选择存储单元行。对比文件全文未提及“位线（bit line）”或其配对使用，其技术方案解决的问题（提高字线升压效率）和技术手段（提升字线电压）均不涉及位线对。因此，本领域技术人员无法从对比文件中直接或隐含地得出“位线对”这一技术特征。 |
| **技术特征B**：写入辅助电路，包含：电容器，具有耦合到负位线升压端子的第一端子以用于将负位线升压提供到所述位线对中的放电位线<br>**未被公开** | 未找到对应内容。对比文件中的电容器（如第一电容器330/740，第二电容器450/950）用于字线电压的升压，而非用于向位线提供负电压。例如，[0026]段描述“The second capacitor 450 has a first terminal connected to an output of the ninth inverter 440 and a second terminal connected to the output 150”，输出150是字线驱动节点。 | 目标专利的电容器C（图1）用于在写入操作期间向放电位线（BL或BLB）提供负位线升压（负电压），这是为了解决SRAM单元写入时存取晶体管与上拉PMOS晶体管的“竞争”问题，降低写入难度。对比文件中的电容器（例如第一电容器740）是升压电路的一部分，其作用是通过电容耦合分阶段提升输出节点（对应字线）的电压至高于电源电压的正电压（参见[0036]-[0037]段及图10），目的是提高闪存等存储器访问效率。两者电容器的功能（提供负位线写入辅助 vs. 提供正字线升压）、所耦合的节点（位线 vs. 字线驱动节点）以及所要解决的技术问题均完全不同。因此，对比文件未公开用于“将负位线升压提供到放电位线”的电容器。 |
| **技术特征C**：第一反相器，具有耦合到所述电容器的第二端子的输出，所述反相器具有接地端子<br>**未被公开** | 未找到对应内容。对比文件中的反相器（如第四反相器325、第十反相器940）用于驱动电容器的端子，但其目的是为了产生字线升压的驱动信号，而非构成写入辅助电路中特定结构的一部分。例如，[0025]段描述“The first capacitor 330 has a first terminal connected to an output of the fourth inverter 325, and a second terminal connected to the node 335”。 | 目标专利中的“第一反相器”具体指反相器120（图1），其输出直接驱动电容器C的阳极（第二端子），并且该反相器具有一个明确的接地端子（通过晶体管M2连接到地）。这个反相器是写入辅助电路100中的一个特定组件，用于在负升压信号102控制下，改变电容器C阳极的电位以启动升压。对比文件中虽然存在多个反相器，并且有些反相器的输出也连接到电容器（如第四反相器325连接到第一电容器330），但这些反相器是字线升压时序控制链的一部分，其功能是产生特定时序的驱动脉冲。更重要的是，对比文件并未明确描述或暗示这些反相器具有一个可被开关控制的、独立的“接地端子”。目标专利中反相器120的“接地端子”是其实现“浮置以终止升压”功能的关键。因此，对比文件未公开该特定结构的第一反相器。 |
| **技术特征D**：开关，耦合于所述接地端子与接地之间，所述开关被配置成响应于升压跟踪信号的确证而断开以使得所述电容器的所述第二端子浮置以终止所述放电位线的所述负位线升压<br>**未被公开** | 未找到对应内容。对比文件中有晶体管作为开关，但其控制逻辑和功能不同。例如，[0037]段描述“The second branch 800 turns off the fifth transistor 730. The first terminal of the first capacitor 740 floats.”，此处第五晶体管730的关断是由第二信号608的上升沿触发，目的是为了在第二升压阶段让第一电容器740的第一端子浮置，以提高升压效率，而非响应于一个表示“写入操作完成”的“升压跟踪信号”来终止升压。 | 目标专利的开关是晶体管M2（图1），其响应于升压跟踪信号130（低电平有效）而断开，从而使反相器120的接地端子与地断开，导致电容器C的阳极（第二端子）浮置，进而终止对位线的负升压。这个“升压跟踪信号”是由写入检测电路200产生的，其确证是基于对虚设存储器单元成功写入操作的模拟完成。对比文件中，第五晶体管730的关断（相当于开关断开）是由固定的时序信号（第二信号608）控制，目的是为了在两级升压过程中，让第一升压电路的部分节点浮置，以减少第二升压阶段的负载，从而提高整体升压效率（参见[0005], [0037]段）。该操作是升压过程的一个内部步骤，并非用于“终止”升压，也不依赖于任何模拟写入操作完成的反馈信号。两者开关的控制信号来源、作用时机和所要达到的技术效果（自适应终止 vs. 提高效率）存在本质区别。因此，对比文件未公开该技术特征。 |
| **技术特征E**：多个虚设存储器单元，并联耦合于一对虚设位线之间，所述多个虚设存储器单元被配置成电模型化对通过一对存取晶体管耦合到所述位线对的存储器单元的写入操作<br>**未被公开** | 未找到对应内容。对比文件全文未提及“虚设存储器单元（dummy memory cell）”、“虚设位线（dummy bit line）”或用于模型化（modeling）实际存储器单元写入操作的结构。 | 目标专利的“多个虚设存储器单元”（如图3中的330）及其连接的“一对虚设位线”（DBL， DBLB）是整个自适应负位线写入辅助方案的核心。它们被设计为在实际存储器阵列305的物理和电气特性的副本，用于精确模拟（或模型化）对一个真实SRAM单元的写入操作所需的时间，从而产生一个与实际写入操作完成同步的信号。对比文件涉及的是字线升压电路，其升压时序由外部输入的第一信号606和第二信号608的固定时序关系控制（见图9），完全不需要也不包含任何用于模拟存储器单元写入行为的电路结构。本领域技术人员无法从对比文件中推理出使用虚设存储器单元来模型化写入操作的技术手段。 |
| **技术特征F**：以及写入检测电路，被配置成响应于对所述多个虚设存储器单元的所述模型化写入操作的完成而确证所述升压跟踪信号。<br>**未被公开** | 未找到对应内容。对比文件没有检测“模型化写入操作完成”的电路，也没有产生类似“升压跟踪信号”的信号。其升压操作的开始和阶段转换由外部输入信号606和608控制。 | 目标专利的写入检测电路200（图2）是一个专门的电路，其输入是来自虚设存储器单元的Q信号（虚设存储器单元输出信号），其功能是检测Q信号的二进制转变（这代表模型化写入操作完成），并据此产生一个脉冲信号（detect_n）来最终确证升压跟踪信号130。这是实现负位线升压自适应终止的关键反馈机制。对比文件的电路是一个开环的时序控制电路，其操作完全依赖于预设的输入信号（第一信号606和第二信号608）的边沿，没有任何基于模拟存储器操作完成的检测和反馈机制。因此，对比文件完全没有公开“写入检测电路”及其功能。 |
| **技术特征G**：其进一步包括：字线，被配置成针对所述存取晶体管中的每一个而驱动栅极<br>**《直接公开》** | [0038]段：“A memory array 1201 on the substrate has word lines 1214 for accessing rows of memory cells in the memory array 1201.” 以及图11显示了字线1214。 | 目标专利的字线（WL）用于驱动存取晶体管的栅极，以选择一行存储器单元进行访问。对比文件[0038]段明确指出，存储器阵列1201具有用于访问（accessing）存储器单元行的字线1214。在存储器领域，字线的标准功能就是驱动一行中所有存储单元的存取晶体管（或传输管）的栅极，以选择该行进行读写操作。因此，对比文件直接公开了“字线，被配置成针对存取晶体管中的每一个而驱动栅极”这一技术特征。 |
| **技术特征H**：一对虚设位线，被配置成电模型化一对位线<br>**未被公开** | 未找到对应内容。对比文件未提及“虚设位线（dummy bit line）”。 | 如特征E所述，目标专利的“一对虚设位线”（DBL， DBLB）是专门用于模拟真实位线对（BL， BLB）的电气特性（特别是电容负载）的电路元件。对比文件的技术方案不涉及位线，更不存在用于模型化位线的“虚设位线”。因此，该特征未被公开。 |
| **技术特征I**：以及虚设字线，被配置成电模型化所述存储器字线的字线出现时间，其中所述多个虚设存储器单元包含一对虚设存取晶体管，所述存取晶体管被配置成使其栅极由所述虚设字线驱动以耦合到所述虚设存储器单元从而耦合到所述一对虚设位线。<br>**未被公开** | 未找到对应内容。对比文件未提及“虚设字线（dummy word line）”。 | 目标专利的“虚设字线”（DWL， 图3）用于精确模拟（模型化）实际字线（WL）的时序（即“字线出现时间”），确保虚设存储器单元的访问时序与实际单元一致。虚设存储器单元330中的虚设存取晶体管（M7， M10）的栅极由该虚设字线驱动。对比文件仅涉及实际字线的升压驱动，没有引入任何用于模拟或跟踪实际字线时序的“虚设字线”结构。因此，该特征未被公开。 |
| **技术特征J**：其中所述虚设存储器单元包含一对交叉耦合的反相器，且其中所述交叉耦合的反相器中的一个被配置成驱动虚设存储器单元输出信号<br>**未被公开** | 未找到对应内容。对比文件未描述任何虚设存储器单元的结构。 | 目标专利的虚设存储器单元330（图4）包含一对交叉耦合的反相器（400， 405），这是一个典型的SRAM单元结构，其中一个反相器（400）的输出（Q节点）被配置为驱动虚设存储器单元输出信号（Q信号）。对比文件完全没有涉及任何具有交叉耦合反相器结构的“虚设存储器单元”。因此，该特征未被公开。 |
| **技术特征K**：并且其中写入检测信号被配置成响应于所述虚设存储器单元输出信号的二进制转变而确证所述升压跟踪信号。<br>**未被公开** | 未找到对应内容。对比文件没有“虚设存储器单元输出信号”，也没有基于此类信号产生“升压跟踪信号”的电路。 | 该特征描述了写入检测电路200的具体工作逻辑：检测虚设存储器单元输出信号（Q）的二进制转变（从高到低或从低到高），并据此确证升压跟踪信号130。这构成了自适应控制的核心逻辑。对比文件没有任何电路或信号处理机制是基于一个模拟存储单元状态变化的信号来产生控制信号的。因此，该特征未被公开。 |
| **技术特征L**：其中所述写入检测电路包含被配置成输出所述虚设存储器单元输出信号的延迟版本和补充虚设存储器单元输出信号的延迟版本的反相器的串联链。<br>**未被公开** | 未找到完全对应内容。对比文件中有反相器串联链（例如第六至第九反相器410-440的串联），用于产生延迟信号，但其输入是外部控制信号（第二信号608），并非“虚设存储器单元输出信号”。 | 目标专利的写入检测电路200中包含由反相器220， 225， 230， 240组成的串联链，用于对虚设存储器单元输出信号Q及其反相信号QB进行延迟，以产生detect_n脉冲信号（参见[0022]段）。对比文件中虽然也存在反相器串联链用于产生延迟（如[0026]段描述的第六反相器410至第九反相器440的串联），但其输入是第二信号608（一个外部时序控制信号），输出用于驱动第二电容器950。该串联链的功能是产生字线升压所需的时序驱动信号，而非用于处理一个来自虚设存储单元的、表示写入操作完成的反馈信号。两者的输入信号本质不同（外部固定时序 vs. 内部模拟反馈信号），功能目的也不同（驱动升压阶段 vs. 检测写入完成并产生复位脉冲）。因此，对比文件未公开用于处理“虚设存储器单元输出信号”的延迟链。 |
| **技术特征M**：其中所述写入检测电路包含被配置成响应于所述虚设存储器单元输出信号的确证而接通的第一反相器和被配置成响应于补充虚设存储器输出信号的确证而断开的第二反相器。<br>**未被公开** | 未找到对应内容。对比文件没有根据两个互补信号（如Q和QB）来控制两个反相器供电的电路结构。 | 该特征描述了写入检测电路200中反相器201和205的具体控制方式：反相器201在Q信号有效（低电平）时被供电（接通），反相器205在QB信号有效（低电平）时被供电（接通）。这是为了确保无论Q信号在写入操作前处于何种状态，在其发生转变后，都能通过其中一个反相器产生detect_n脉冲。对比文件的电路中不存在这种由互补的存储单元输出信号控制、结构对称的供电通路。因此，该特征未被公开。 |
| **技术特征N**：其中所述写入检测电路包含被配置成锁存所述升压跟踪信号的锁存器。<br>**未被公开** | 未找到对应内容。对比文件没有用于锁存类似“升压跟踪信号”的锁存器。 | 目标专利的写入检测电路200中包含一个由反相器210和215交叉耦合构成的锁存器，用于在detect_n脉冲结束后锁存升压跟踪信号130的低电平状态，直到被字线复位信号复位（参见[0023]段）。这是确保升压跟踪信号在写入周期内保持有效的设计。对比文件的电路是一个时序控制的升压发生器，其输出（如输出150/550）电压随输入信号变化，没有需要锁存的、由写入完成事件触发的“升压跟踪信号”。因此，该特征未被公开。 |
| **技术特征O**：其中所述写入检测电路被配置成响应于字线复位信号的确证而将所述升压跟踪信号充电到电源电压。<br>**未被公开** | 未找到对应内容。对比文件没有“字线复位信号（word line reset signal）”，也没有电路将某个信号充电到电源电压以作为复位操作。 | 目标专利中，晶体管P4在字线复位信号有效时，将升压跟踪信号130的节点充电到电源电压VDD，以进行复位（参见[0022]段）。这是写入检测电路200初始化或结束一个工作周期的一部分。对比文件的电路操作由第一信号606和第二信号608控制，没有涉及“字线复位信号”及其相关操作。因此，该特征未被公开。 |
| **技术特征P**：其中所述锁存器包含具有耦合到开关的锁存器接地端子的反相器，所述开关被配置成响应于字线复位信号的确证而将所述锁存器接地端子耦合到接地。<br>**未被公开** | 未找到对应内容。对比文件没有上述结构的锁存器。 | 该特征进一步限定了锁存器中反相器215的接地端子通过晶体管M6（开关）连接到地，并由字线复位信号控制（图2）。这为锁存器提供了受控的接地路径。对比文件中没有任何锁存器结构具有这种受外部复位信号控制的接地开关。因此，该特征未被公开。 |
| **技术特征Q**：其中所述升压跟踪信号为低态有效信号，且其中写入检测信号被配置成在其确证期间使所述升压跟踪信号接地。<br>**未被公开** | 未找到对应内容。对比文件没有“升压跟踪信号”。 | 该特征限定了升压跟踪信号130是低电平有效，并且写入检测电路200在产生检测信号（detect_n为高）时，通过晶体管M5将升压跟踪信号130的节点拉低（接地）（参见[0022]段）。这是该信号的具体电气特性和产生方式。对比文件中不存在功能类似的信号。因此，该特征未被公开。 |
| **技术特征R**：其包括：在对通过一对位线存取的存储器单元的写入操作期间，将所述位线中的放电位线耦合到充电电容器的第一端子，同时所述充电电容器的第二端子耦合到接地以开始所述放电位线的负位线升压操作<br>**未被公开** | 未找到对应内容。对比文件描述的是在升压操作期间，将电容器的端子连接到地或电源以改变输出电压，但该输出电压是用于字线的正升压电压，而非用于位线的负升压电压。例如，[0036]段描述“The first terminal of the first capacitor 740 is connected to the ground 625 through the fourth transistor 720.”，这是在第一升压操作开始前的预充电状态。 | 该特征是方法权利要求中的步骤，描述了启动负位线升压的具体操作：在写入期间，将放电位线耦合到电容器的第一端子（阴极），同时将电容器的第二端子（阳极）接地，从而开始负升压。目标专利中对应图1的操作：当负升压信号102有效时，反相器115和120动作，使得电容器C的阳极接地，阴极（通过升压端子125）被拉低，从而对放电位线产生负升压。对比文件描述的操作是：在第一升压操作开始时，第五晶体管730导通，将第一电容器740的第一端子连接到电源电压VDD（而非接地），通过电容耦合将输出550的电压从预充电电平提升到第一升压电平（参见[0036]段）。这是一个正电压升压过程，且连接的是电源电压。虽然两者都涉及利用电容器耦合来改变电压，但连接的电源极性（接地 vs. 接正电源）和产生的电压效果（负升压 vs. 正升压）是相反的，且应用对象（位线 vs. 字线）和目的（辅助写入 vs. 提高访问电压）完全不同。因此，对比文件未公开该步骤。 |
| **技术特征S**：响应于对所述存储器单元的所述写入操作的起始，确定对至少一个虚设存储器单元的写入操作何时完成<br>**未被公开** | 未找到对应内容。对比文件没有涉及任何“虚设存储器单元”或“确定写入操作何时完成”的操作。其升压操作的时序完全由外部输入信号606和608的固定延时关系决定（见图9）。 | 该方法是目标专利自适应性的核心：利用虚设存储器单元来模拟真实写入操作，并确定其完成时刻，以此作为控制负位线升压终止的基准。对比文件的升压电路没有模拟或监测任何存储器单元写入过程的功能，其“确定”操作何时进行的依据是外部提供的固定时序信号，而非对某个操作完成的检测。因此，该特征未被公开。 |
| **技术特征T**：以及响应于对所述至少一个虚设存储器单元的所述写入操作完成的所述确定而使所述第二端子浮置以终止所述负位线升压操作，其中所述确定所述写入操作何时完成使用并联耦合于一对虚设位线之间的多个虚设存储器单元。<br>**未被公开** | 未找到对应内容。对比文件中有使电容器端子浮置的操作（如第一电容器740的第一端子），但其目的是为了提高第二级升压的效率，而非为了终止升压，且不基于任何“写入操作完成”的确定。例如，[0037]段：“The second branch 800 turns off the fifth transistor 730. The first terminal of the first capacitor 740 floats.” | 该方法是特征D对应的步骤，并进一步限定了使用多个并联的虚设存储器单元进行确定。目标专利中，响应于写入检测电路200检测到虚设存储器单元写入完成（Q信号变化），确证升压跟踪信号130，从而关断开关M2，使反相器120的接地端子浮置，进而使电容器C的阳极浮置，终止负位线升压。对比文件中，使第一电容器740的第一端子浮置（通过关断第五晶体管730）发生在第二升压操作开始时，是升压过程的一个中间步骤，目的是让第一升压电路的部分节点浮置以减少后续升压阶段的负载（参见[0005], [0037]段），从而**提高升压效率**，而不是为了**终止**整个升压操作。此外，该操作由固定的第二信号608触发，与任何存储器单元的写入操作完成无关。因此，对比文件未公开该特征。 |
| **技术特征U**：其中使所述电容器的所述第二端子浮置包括对于耦合到所述电容器的所述第二端子的反相器而使接地端子与接地分离。<br>**未被公开** | 未找到对应内容。对比文件中使电容器端子浮置是通过直接关断连接该端子的晶体管（如第五晶体管730）实现的，并未提及通过使一个反相器的接地端子浮置来间接使电容器端子浮置的机制。 | 该特征进一步限定了终止升压操作的具体实现方式：通过断开耦合到电容器第二端子的反相器（即目标专利中的反相器120）的接地端子来实现浮置。这是目标专利写入辅助电路100的特定电路设计（见图1，晶体管M2断开使反相器120的接地端子浮置）。对比文件中，使第一电容器740的第一端子浮置是通过直接关断连接在该端子与电源VDD之间的第五晶体管730来实现的（图7）。该端子并未通过一个反相器的接地端子间接接地。两者实现“浮置”的电路结构和路径不同。因此，对比文件未公开该具体实现方式。 |
| **技术特征V**：其中确定对所述至少一个虚设存储器单元的所述写入操作何时完成包含使用虚设字线模型化字线出现周期。<br>**未被公开** | 未找到对应内容。对比文件没有“虚设字线”。 | 该特征限定了模拟写入操作完成时间的一个具体方面：使用虚设字线来模型化实际字线的出现时间（即从解码到有效的延迟）。这是目标专利中确保虚设单元与实际单元时序一致的关键设计（参见[0025]段及图3）。对比文件不涉及任何对字线时序的模型化。因此，该特征未被公开。 |
| **技术特征W**：其中确定对所述至少一个虚设存储器单元的所述写入操作何时完成包含加载所述一对虚设位线以匹配所述一对位线的电容负载。<br>**未被公开** | 未找到对应内容。对比文件没有“虚设位线”，也没有加载电容以匹配负载的概念。 | 该特征限定了模拟写入操作完成时间的另一个具体方面：通过加载虚设位线（例如使用虚设负载单元335）来匹配真实位线的电容负载。这确保了模拟的准确性（参见[0027]段）。对比文件的技术方案不涉及位线及其负载匹配问题。因此，该特征未被公开。 |
| **技术特征X**：其中确定对所述至少一个虚设存储器单元的所述写入操作何时完成包括检测来自至少一个虚设存储器单元的虚设存储器输出信号的二进制转变。<br>**未被公开** | 未找到对应内容。对比文件没有“虚设存储器单元”，也没有其“输出信号”。 | 该特征明确了“确定完成”的具体手段：检测虚设存储器单元输出信号（即Q信号）的二进制转变。这是写入检测电路200工作的直接输入（参见[0022]段）。对比文件完全没有这一技术内容。因此，该特征未被公开。 |
<<<G>>>